

PRZEMYSŁOWY INSTYTUT AUTOMATYKI I POMIARÓW

MERA-PIAP

Al. Jerozolimskie 202

02-222 Warszawa

Telefon 23-70-81

OŚRODEK AUTOMATYKI ELEKTRYCZNEJ

074

ZESPÓŁ BUDOWY CYFROWYCH URZĄDZEŃ SYSTEMOWYCH

A

Główny wykonawca dr inż. A.Syrczyński

Wykonawcy mgr inż. J.Zakolski, inż. Z.Sokołowska-Foszer,
mgr inż. M.Partyka

Konsultant mgr inż. M.Słodczyk

Nr zlecenia RP 52.5
Nr zad. 1.2

"Układ bazowy rodziny zunifikowanych układów sterowania dla różnych robotów krajowych oraz układów sterowania dla robotów IRp w zakresie pakietów jednostki centralnej 16-bit, pamięci PROM 16-bit, sprzężenia z PK-1".

Nr zadania 1.2.Weryfikacja dokumentacji pakietu, opracowanie DTR, projektu NZ, instrukcji uruchamiania i kontroli.
DOKUMENTACJA TECHNICZNO RUCHOWA PAKIETU
MI50 SPRZĘŻENIA Z PAMIĘCIĄ KASETOWĄ

Zleceniodawca
CPBR 7.1

Pracę rozpoczęto dnia 86.09.01.

Kierownik Zespołu

dr inż. A.Syrczyński

zakończono dnia 86.11.30.

Kierownik Ośrodka

Prof.dr inż. T.Missala

Praca zawiera:

Rozdzielnik - ilość egz:

stron

Egz. 1 BOINTE

rysunków

Egz. 2 DW

fotografii

Egz. 3 DW

tabel 13

Egz. 4 DW

tablic

Egz. 5 ZAP

załączników

Egz. 6 ZAP

Nr rejestr. 5700

Egz. 7 ZAP

Nr arch. 4699

Egz. 8 OAE-3

Egz. 9 OAE-8

4

Analiza deskryptorowa URZĄDZENIA AUTOMATYCZNEJ REGULACJI I STEROWANIA:
KSAP + INTEL DIGIT-PROWAY + INTERFEJS + PAMIĘĆ
KASETOWA + DOKUMENTACJA TECHNICZNO RUCHOWA

Analiza dokumentacyjna Dokumentacja techniczno-ruchowa pakietu MI50 sprzężenia z pamięcią kasetową.
Dokumentacja techniczno-ruchowa zawiera dane techniczne, opis budowy i działania, informację dla obsługi programowej, zestawienie materiałów oraz rysunki.

Tytuły poprzednich sprawozdań DT pakietu MI50 sprzężenia z pamięcią kasetową Nr 4538.

SPIS TREŚCI

1. Przeznaczenie.
2. Dane techniczne.
3. Opis budowy i działania.
4. Obsługa programowa.
5. Tabele krosów.
6. Instrukcja uruchamiania i eksploatacji.
7. Zestawienie materiałów.
8. Połączenia pakietu MI50 z PK.
9. Spis rysunków.

1. Przeznaczenie

Pakiet MI50 sprzężenia z pamięcią kasetową pełni w stacjach INTEL DIGIT-PROWAY rolę jednostki sterującej dla dwóch jednostek pamięci kasetowej występujących w postaci zintegrowanej w podwójnym zestawie albo w postaci niezależnych urządzeń. Interfejs pakietu MI50 jest zgodny z międzynarodowymi zaleceniami ISO 3407, co umożliwia dołączenie różnych typów pamięci kasetowych. Struktura pakietu zapewnia minimalizację obsługi programowej oraz czasu procesora, co ma szczególne znaczenie przy pracy wielozadaniowej. Czas dostępu do informacji może być skrócony do minimum przy wykorzystaniu szybkiego przeszukiwania bloków.

2. Dane techniczne

2.1. Połączenia z magistralą kasety.

Pakiet MI50 wykorzystuje następujące sygnały magistrali kasety:

- linie danych DAT0, ..., DAT7 /DAT0-LSB, DAT7-MSB/
- linie adresowe ADR0, ..., ADR7
- sygnał kodu mapy pamięci MMAP2
- sygnał potwierdzenia XACK
- sygnały sterujące IORC, IOWC
- sygnały przerwań INT0, ..., INT7
- sygnał inicjacji INIT
- sygnał zegara CCLK

2.2. Lista sygnałów do/z PK

SLT1, SLT2 - /Select/	Wybór kasety
LCK1, LCK2 - /Lock/	zablokowanie kasety w prawidłowym położeniu
FWD1, FWD2 - /Forward/	bieg taśmy do przodu
REV1, REV2 - /Reverse/	bieg taśmy do tyłu
RWD1, RWD2 - /Rewind/	przewijanie
WCD1, WCD2 - /Write Command/	rozkaz zapisu
RGT1, RGT2 - /Read Gate/	rozkaz odczytu
WDA1, WDA2 - /Write Data/	sygnał danych do pamięci kasetowej

CIP1/,CIP2/ - /Casette in position/	kaseta w prawidłowym położeniu
ABS1/,ABS2/ - /A-side,B-side/	strona A lub B
RDY1/,RDY2/ - /Ready/	gotowość
BET1/,BET2/ - /Begin of Tape/	sygnał początku/końca taśmy
WEN1/,WEN2/ - /Write Enable/	blokada zapisu
RDA1/,RDA2/ - /Read Date/	sygnał danych z pamięci kasetowej
RAS1,RAS2 - /Read Analog signal/	informacja analogowa

2.3. Pakiet MI50 przyjmuje z jednostek pamięci kasetowej 8-mio bitowe znaki w postaci szeregową zmodulowaną fazowo, przetwarza je na postać równoległą zgłaszając przerwaniem gotowość odczytu /RxRDY/.

2.4. Pakiet MI50 przekształca 8-mio bitowe znaki otrzymane z magistrali na postać szeregową zmodulowaną fazowo oraz przesyła je synchronicznie do pamięci kasetowej z szybkością 4096 bodów.
Gotowość nadajnika do nadawania danych sygnalizowana jest przerwaniem /TxRDY/.

2.5. Pakiet pośredniczy w przekazywaniu sygnałów sterujących i słowa stanu do/z pamięci kasetowej.

2.6. Pakiet realizuje programowe zadawane odstępy czasowe 0 - 2550 ms. Zakończenie zaprogramowanego czasu sygnalizowane jest przerwaniem.

2.7. Pakiet realizuje szybkie wyszukiwanie bloku o wskazanym programowo numerze w zakresie 0 - 255. Wyszukanie wskazanego bloku sygnalizowane jest przerwaniem.

2.8. Pakiet zgłasza ponadto przerwanie po wykryciu sygnału końca taśmy BET.

2.9. Przerwania generowane przez pakiet mogą zostać podłączone do dowolnego poziomu priorytetów INTO,...INT7 poprzez odpowiednie skrosowanie krosów D1,D2.

P I A P Warszawa	DTR pakietu MI50 sprzężenia z pamięcią kasetową	Strona 3
		Stron
		Nr 5700

Nr arch. 4699

- 2.10. Parametry nadajników i odbiorników w pakiecie MI50 są zgodne z zaleceniami międzynarodowymi tzn.:
- nadajnik - wyjście typu OC TTL, aktywny poziom "H"
- odbiornik - wejście TTL obciążalność wejściowa
aktywny poziom "L".

- 2.11. Pobór prądu z zasilacza +5V.

3. Opis budowy i działania

Należy zapoznać się z opisem budowy i działania układu 8251. Patrz schemat blokowy Rys. 1 /5112/.

- 3.1. Opis budowy. Pakiet zbudowano na pojedynczej płycie MI50. Na płycie czołowej umieszczone dwa złącza przednie 37 stykowe typu 871037 /C1D/.

Pakiet MI50 spełnia rolę jednostki sterującej oraz pośredniczy w wymianie danych pomiędzy pamięcią kasetową i magistralą kasety. Interfejs pakietu zgodny jest z zaleceniami ISO, co umożliwia dołączenie pamięci kasetowych różnych typów.

Dane przekazywane są w postaci 8-mio bitowych znaków przesyłanych synchronicznie. W celu uniknięcia długich ciągów zer i jedynek zastosowano modulację fazy. Każdy blok informacji rozpoczyna się i kończy słowem synchronizującym AA. W wymianie informacji pośredniczy USART - układ scalony interfejsu komunikacyjnego typu 8251.

Układ ten zaprogramowano tak, aby spełnione były następujące wymagania:

- szybkość transmisji - 4096 bodów
- długość znaku - 8 bitów
- rodzaj transmisji - synchroniczna
- rodzaj synchronizacji - wewnętrzna

Szybkość transmisji określa dzielnik częstotliwości. Należy go skrosować tak aby szybkość transmisji nie przekraczała dopuszczalnej wartości 4096 bodów. /krosy A1, A2/.

Przy odbiorze zegar odbiornika jest synchronizowany impulsami przekazywanymi na linii RDA. .

Ponieważ sterowanie pamięcią kasetową wymaga realizacji odstępów czasowych, zastosowano w pakiecie generator odstępów czasowych, tj. licznik który po zaprogramowaniu zlicza impulsy co 10 ms, aż do osiągnięcia wartości 0, co sygnalizowane jest zgłoszeniem przerwania i sygnałem BO/ na linii DAT 6. Przed zliczeniem impulsów 10 ms konieczne jest wpisanie "1" do bitu DAT1. Rejestru zezwoleń. Licznik może być wykorzystany także do zliczania przerw międzyblokowych podczas szybkiego przeszukiwania bloków. Przed uruchomieniem układu przeszukiwania należy wpisać numer bloku do licznika oraz wpisać 1 do bitu DAT8.

Rejestru zezwoleń. Wyszukanie odpowiedniego bloku sygnalizowane jest przerwaniem i sygnałem BO/ na linii DAT6. Wymiana informacji wewnątrz pakietu odbywa się na wewnętrznej trójstawowej szynie danych oddzielonej od magistrali kasety za pomocą Bufora danych. Sterowanie wymianą danych odbywa się za pośrednictwem bloku Dekodera adresów. Oszczędność czasu procesora oraz minimalizację obsługi programowej uzyskano poprzez zastosowanie przerw, sprzętową realizację odstępów czasowych oraz wykorzystanie Licznika do zliczania przerw międzyblokowych podczas szybkiego przeszukiwania bloków.

Poszczególne bloki zrealizowano na układach:

USART - C13

Modulator - A8,B8,C1,C9,D5

Demodulator - B7,C6,C7,C8

Układ synchronizacji - C2,C3,C6

Dekoder adresu - A3,A4,B6,B7,C4,C5,D4

Bufor sygnałów sterujących pamięć kasetową - B11,B12

Układ wykrywania przerw międzyblokowych - A3,A7,B9,B10

Licznik - D9,D10

Rejestr zezwoleń - C12

Bufor danych - D7,D8

Układ przerw - D3,D5

Dzielnik częstotliwości B1,...B5

P I A P Warszawa	DTR pakietu MI50 sprzężenia z pamięcią kasetową	Strona 6
		Stron
		Nr 5700

Nr arch. 4699

Impulsy 10ms wytwarzane są przez podział sygnału CCLK o częstotliwości stabilizowanej kwarem. Impulsy przerw międzyblokowych wytwarzane są przez uniwibrator, który w obszarach nagranych utrzymywany jest w stanie aktywnym, natomiast w przerwach międzyblokowych powraca do stanu początkowego. Czas własny uniwibratora dobrano tak, aby był większy od czasu pomiędzy impulsami występującymi na wejściu RAS podczas szybkiego przewijania.

4. Obsługa programowa.

Pakiet MI50 należy traktować jako 8-mio bitowe urządzenie wejścia/wyjścia.

4.1. Przed przystąpieniem do programowania należy zapoznać się z:

DTR pamięci kasetowej PK1

Opisem układu USART 8251

4.2. Z pakietów można komunikować się przy pomocy instrukcji

OUT NUMER

IN NUMER

gdzie liczba NUMER ma postać:

K	K	K	K	X	X	X	0
---	---	---	---	---	---	---	---

ADR7ADR0

K - adres pakietu określany krosem

X - wewnętrzny adres funkcji pakietu

Nr arch. 4699

4.3. Tabela adresów wewnętrznych i funkcji pakietu.


Tabela 4.

ADRES	IOWC	IORC	Funkcja
K0	1	0	Zapis danych
K0	0	1	Odczyt danych
K2	1	0	Wpis słowa sterującego USART-a
K2	0	1	Odczyt słowa stanu USART-a
K4	1	0	Wpis słowa sterującego pamięć kasetową
K4	0	1	Odczyt słowa stanu pa- mięci kasetowej
K6	1	0	Wpis wartości do Licznika
K8	1	0	Wpis do Rejestru zezwoleń


4.4. Wykaz rejestrów wewnętrznych pakietu MI50

4.4.1. Rejestry wewnętrzne USART-a

4.4.1.1. Format słowa MODE




4.4.1.2. Format słowa COMMAND.



Pozostałe bity nie są zmieniane programowo w czasie pracy pakietu.


Słowa MODE, SYNC, COMMAND znajdują się pod wspólnym adresem K2.

4.4.1.3. Format słowa stanu USART-a



4.4.2. Sygnały sterujące pamięci kasetowej.

4.4.2.1. Format słowa sterującego pamięcią kasetową.



Znaczenie sygnałów podano w punkcie 2.2.

Nr arch. 4699

4.4.2.2. Format słowa stanu pamięci kasetowej.

7							0
INT	BO	BET	WEN	RDY	ABS	CIP1	CIP2

Znaczenie sygnałów podano w punkcie 2.2.

Zadany odstęp czasu lub wyszukanie bloku danych

Zgłoszenie przerwania przez pakiet.

4.4.3. Programowanie Licznika.

Wpisana do Licznika liczba dwójkowa 0...255 oznacza:

- długość interwału czasowego wyrażonego w dziesiątkach milisekund
- albo
- numer poszukiwanego bloku.

4.4.4. Programowanie Rejestru zezwoleń.

7							0
X	X	X	X	X	CTS.DIS	10msEN	BRKEN

zezwolenie na zliczanie przerw międzyblokowych

zezwolenie na zliczanie impulsów 10ms

zakaz nadawania

Stan bitów oznaczonych przez X dowolny.

Sygnał CTS.DIS o wartości 0 zezwala na nadawanie USART-a, o wartości 1 zakazuje nadawania.

11

5. Tabele kresów.

5.1. Krosowanie przerwań.

5.1.1. Wybór sygnałów zgłaszających przerwanie

Tabela 5.

Nazwa sygnału	Końcówki krosu D2
BO	4 - 13
BET	3 - 14
TxRDY	2 - 15
RxRDY	6 - 12

5.1.2. Wybór priorytetu przerwań

Tabela 6.

Poziom priorytetu	Końcówki krosu D1
INT 0	6 - 11
INT 1	5 - 12
INT 2	8 - 9
INT 3	7 - 10
INT 4	3 - 14
INT 5	4 - 13
INT 6	1 - 16
INT 7	2 - 15

5.2. Wybór adresu pakietu

Tabela 7

Nazwa sygnału	Końcówki krosu D6
ADR 7	3 - 14
ADR 6	6 - 11
ADR 5	2 - 15
ADR 4	4 - 13

Końcówki zwarte oznaczają przyporządkowanie linii ADR poziomemu "H", tzn. wartość "0" danego bitu adresu.

5.3. Podział częstotliwości.

Liczby podziałowe N, M mogące przybierać wartości całkowite 1...15, należy dobrać tak by spełniać zależność:

$$54 \text{ kHz} = \frac{f_{\text{CLK}}}{N+1} \cdot \frac{1}{M+1}$$

Ponadto częstotliwość zegara USART-a /CLK/ powinna być conajmniej 20 razy większa od szybkości zapisu na taśmie.

$$\text{CLK} = \frac{f_{\text{CLK}}}{N+1}$$

Tabela 8.

Podział N	Końcówki krosu A1
2	14
4	13
8	15
16	16
Podział M	Końcówki krosu A1
2	11
4	12
6	10
8	9

Końcówki 1,3,5,7 krosu A1 - "1"

Końcówki 2,4,6,8 krosu A1 - "0"

5.4. Kros wyjść dzielników.

Tabela 9

Dzielnik N	Końcówki krosu A2
CLK-QA	4 - 13
CLK-QB	3 - 14
CLK-QC	2 - 15
CLK-QD	1 - 16
Dzielnik M	Końcówki krosu A2
64kHz - QA	5 - 12
64kHz - QB	6 - 11
64kHz - QC	7 - 10
64kHz - QD	8 - 9

Należy dołączyć do wyjścia najwyższy bit licznika B1 i B2 podlegający zmianom w procesie zliczanie do żądanych liczb podziałowych N i M.

I A P arszawa	DTR pakietu MI50 sprzężenia z pamięcią kasetową	Stron
		Nr 5700

Nr arch. 4699

6. Instrukcja uruchamiania i eksploatacji.

Sprawdzenia poprawności pracy pakietu można dokonać za pomocą testu *diagnostycznego wg dok Nr rej 5652*

W celu wykonania testu należy:

- ustawić krosy zgodnie z instrukcją testu
- ustawić pakiet do kasety
- podłączyć pamięć kasetową - pojedynczą lub podwójny zestaw
- włączyć zasilanie pamięci kasetowej
- przydzielić kasety wciskając przycisk "LOCK" na przedniej ścianie PK
- wystartować program testu
- odczytać wyniki testu na monitorze ekranowym.

W czasie eksploatacji pakiet działa pod kontrolą programu sterującego i nie wymaga obsługi.

7. Zestawienie materiałów pakietu MI50.

Tabela 10.

Lp	Ilość	Nazwa	Cecha, znak norma	Oznaczenie	Producent
1	2	3	4	5	6
1	2	Złącze szufladowe	87103703411001	C, D	ELTRA
2	2	Złącze pośrednie	81109602350001	A, B	ELTRA
3	1	Płytki drukowane	-	MI50	ZD PIAP
4	1	Konstrukcja mech. pakietu	-		ZD PIAP
5	3	Układ scalony	UCY 7400	A3, B7, B9	CEMI
6	3	Układ scalony	UCY 7404	A6, B6, C1	"
7	1	- " -	UCY 7406	D1	"
8	2	- " -	UCY 7407	A6, A9	"
9	3	- " -	UCY 7408	A4, A7, B8	"
10	1	- " -	UCY 7430	C4	"
11	3	- " -	UCY 7474	A5, C6, C9	"
12	2	- " -	UCY 7486	D4, D5	"
13	1	- " -	UCY 7490	B5	"

14

c.d. zestawiania materiałów pakietu MI50

1	2	3	4	5	6
14	2	Układ scalony	UCY 7493	B3, B4	CEMI
15	3	- " -	UCY 74123	B10, C7, C8	"
16	3	- " -	UCY 74176	B11, B12, C12	"
17	5	- " -	UCY 74193	B1, B2, C2 D9, D10	"
18	2	- " -	UCY 74S405	C3, C5	"
19	2	- " -	UCY 74S416	D11, D12	"
20	4	- " -	UCY 74S426	C10, C11, D7 D8	"
21	1	- " -	MCY 7851	C13	"
22	4	Tranzystor	BC 107	T1, T2, T3, T4	"
23	27	Rezystor	MLT 0.125 1k	R22, R27, R32 ...R37, R39...R57	OMIG
24	20	Rezystor	MLT 0.125 4k7	R1...R16, R24 R29, R26, R21	OMIG
25	4	Rezystor	MLT 0.125 5k6	R17, R18, R21 R38	OMIG
26	6	Rezystor	MLT 0.125 9k1	R19, R20, R23 R25, R28, R30	OMIG
27	1	Kondensator	15BD 33nF/25V	C1	ELWA
28	4	- " -	KFPm 300pF/63V	C14, C15, C16 C20	CERAD
29	1	- " -	KFPm 1,5nF/63V	C17	"
30	14	- " -	KFPm 33nF/63V	C2...C13, C21, C23	"
31	2	- " -	KFPm 68nF/63V	C18, C19	"
32	2	- " -	KFPm 82nF/63V	C22, C24	"
33	5	Kros		A1, A2, D1 D2, D6	
34	2	Kondensator	KFPm 2.7nF/63V	C25, C26	CERAD

8. Połączenia pakietu MI50 z PK

8.1. Połączenie pakietu MI50 z dwiema niezależnymi jednostkami pamięci kasetowych

Tabela 11.

Styk złącza C pakietu MI50		Złącze PK1		Nazwa sygnału	
Sygnał	Masa	Sygnał	Masa	WE	WY
01	02	01, 03	02, 04	SEL/LCK1	
05	06	05	06	FWD1	
07	08	07	08	REV1	
09	10	09	10	FST1	
11	12	11	12	RWD1	
13	14	13	14		CIP1
17	18	15	16		RDY1
20	21	17	33		WEN1
22	23	18	34		RAS1
26	27	21	22		BET1
28	29	31	32		ABS1
30	31	37	38	WDA1	
32	33	39	40	WCD1	
34	35	45	46		RDA1
36	37	47	48	RGT1	
881037		881050			

Tabela 12.

Styk złącza D pakietu MI50		Złącze PK1		Nazwa sygnału	
Sygnał	Masa	Sygnał	Masa	WE	WY
03	04	01, 03	02, 04	SEL/LCK2	
05	06	05	06	FWD2	
07	08	07	08	REV2	
09	10	09	10	FST2	
11	12	11	12	RWD2	
15	18	13	14		CIP2
17	18	15	16		RDY2
20	21	17	33		WEN2
24	25	18	24		RAS2
26	27	21	22		BET2
28	29	31	32		ABS2
30	31	37	38	WDA2	
32	33	39	40	WCD2	
34	35	45	46		RDA2
36	37	47	48	RGT1	
881037		881050			

Nr arch.: 4699

8.2. Połączenie pakietu MI50 z zestawem podwójnym pamięci
kasetowych SPK-1

Tabela 13.

Styk złącza C lub D pakietu MI50		Złącze SPK-1		Nazwa sygnału	
Sygnał	Masa	Sygnał	Masa	WE	WY
01	02	10,12	11,13	SEL/LCK1	
03	04	28,30	29,31	SEL/LCK2	
05	06	44	45	FWD	
07	08	42	43	REV	
09	10	40	41	FST	
11	12	06	05	RLD	
13	14	14	15		CIP1
15	16	32	33		CIP2
17	18	16	17		RDY
20	21	04	05		WEN
22	23	25	26		RAS1
24	25	27	26		RAS2
26	27	38	39		BET
28	29	22	23		ABS
30	31	07	08	WDA	
32	33	19	20	WCD	
34	35	01	02		RDA
36	37	35	36	RGT	
881037		881050			

9. Spis rysunków.

- Rys. 1/4699 Schemat blokowy pakietu MI50
Rys. 2/4699 Schemat ideowy pakietu MI50
Rys. 3/4699 Rozmieszczenie elementów pakietu MI50
Rys. 4/4699 Zapis informacji na taśmie pamięci kasetowej
Rys. 5/4699 Czytanie z pamięci kasetowej
Rys. 6/4699 Konfiguracje połączeń pakietu MI50

Nr arch: 4699

Rozmieszczenie sygnałów na stykach złącza A magistrali
kasyety

Tabela 1.

Styk złącza A	Rząd złącza A		
	a	b	c
1	GND	+5V	GND
2	+5V		+5V
3	+5V		+5V
4	GND		GND
5			
6			
7			
8			
9	IORC KACK		IOWC
10			
11			
12			
13	INT6 INT4 INT2 INT0		INT7 INT6 INT3 INT1
14			
15			
16			
17			
18			
19			
20			
21	ADR6 ADR4 ADR2 ADR0		ADR7 ADR5 ADR3 ADR1
22			
23			
24			
25	DAT6 DAT4 DAT2 DAT0		DAT7 DAT5 DAT3 DAT1
26			
27			
28			
29	GND +5V +5V GND		GND +5V +5V GND
30			
31			
32			

Rozmieszczenie sygnałów na stykach złącza B magistrali
kasy

Tabela 2

Styk złącza B	Rząd złącza B		
	a	b	c
1	1/		1/
2	+5V		+5V
3	+5V		+5V
4			
5			
6			
7	GND	GND	GND
8			
9			
10			
11			
12			
13			
14			
15			
16			
17			
18			
19			
20			
21			
22			
23			
24			
25			
26			
27	GND	GND	GND
28			
29			
30			
31			
32	GND	GND	GND


Nr arch. 4699

Spis sygnałów na złączach przednich pakietu MI50 /CiD/


Tabela 3

Styk złącza	Złącze C	Złącze D
1	SEL/LCK1	SEL/LCK1
2	MASA	MASA
3	SEL/LCK2	SEL/LCK2
4	MASA	MASA
5	FWD1	FWD2
6	MASA	MASA
7	REV1	REV2
8	MASA	MASA
9	FST1	FST2
10	MASA	MASA
11	RWD1	RWD2
12	MASA	MASA
13	CIP1	CIP1
14	MASA	MASA
15	CIP2	CIP2
16	MASA	MASA
17	RDY1	RDY2
18	MASA	MASA
19		
20	WEN1	WEN2
21	MASA	MASA
22	RAS1	RAS1
23	MASA	MASA
24	RAS2	RAS2
25	MASA	MASA
26	BET1	BET2
27	MASA	MASA
28	ABS1	ABS2
29	MASA	MASA
30	WDA1	WDA2
31	MASA	MASA
32	WCD1	WCD2
33	MASA	MASA
34	RDA1	RDA2
35	MASA	MASA
36	RGT1	RGT2
37	MASA	MASA


Rys. 1/4699
Schemat blokowy pakietu MI-50




27



Nr części lub zast.	Układ	Nazwa	Nr ark.	Uwagi
Nazwa				Podpis
Schemat ideowy				Ciepota
rys. Nr				Nr ark.
Zastąpiono przez rys. Nr				Nr rys. zast.
Pracownia Inżynierska i Pomiarowa				Nr części
Warszawa				123
OAE				




Rys. 4/4699 Zapis informacji na taśmie pamięci kasetowej.



Rys. 5/4699

Czytanie z pamięci kasetowej.



Rys. 6/4699 Konfiguracje połączeń.