

PRZEMYSŁOWY INSTYTUT AUTOMATYKI I POMIARÓW  
MERA-PIAP  
Al. Jerozolimskie 202 02-222 Warszawa Telefon 23-70-81

Ośrodek Badań Niezawodności i Jakości

442 Grupa Problemowa d/s Kompatybilności Elektromagnetycznej

Główny wykonawca

Wykonawcy mgr inż. inż. M. Nawrot, Cz. Godzisz,  
tech. tech. B. Drażus, K. Tekieli.

BE 10

Konsultant mgr inż. S. Karaszewski

Nr zlecenia

5469

Podwyższenie odporności PD MERA 9450  
na zakłócenia sieciowe impulsowe i  
określenie zaleceń na zmiany konstruk-  
cyjne i instalację PD.

Zleceniodawca Fabryka Mierników i Komputerów ERA  
ul. Łopuszańska 11/123 Warszawa

Pracę rozpoczęto dnia 87.02.01  
Kierownik Gr.Pr.

mgr inż. Cz. Godzisz

Z-ca Dyrektora  
d/s Pomiarów

dr inż. J. Winiński

zakończono dnia 87.04.15  
Kierownik Ośrodka-

dr inż. St. Budzyński

Praca zawiera:

Rozdzielnik - ilość egz:

stron 31

Egz. 1 BOINTE

rysunków 5

Egz. 2 ERA

fotografii

Egz. 3 OBN

tabel 7

Egz. 4 ERA

tablic

Egz. 5

załączników

Egz. 6

Nr rejestr. 5833

Uwaga: Nie udostępniać do wglądu

### Analiza deskryptorowa

SPRZĄT KOMPUTEROWY: PAMIĘĆ DYSKOWA + MERA 9450 + KOMPATYBILNOŚĆ  
ELEKTROMAGNETYCZNA \* BADAŃIA ZAKŁÓCALNOŚCI.

### Analiza dokumentacyjna

Sprawozdanie zawiera wyniki badań zakłócalności pamięci dyskowej MERA 9450 na zakłócenia impulsowe nanosekundowe w obwodzie sieciowym dla różnych zmian konstrukcyjnych wprowadzonych wewnątrz układu oraz różnych konfiguracji połączeń PD z-testerem. Na podstawie wyników zaproponowano zalecenia dot. zmian konstrukcyjnych i sposobu instalowania pamięci, które zapewniają podwyższenie odporności pamięci.

### Tytuły poprzednich sprawozdań

- [1] Protokół z badań zakłócalności elektromagnetycznej pamięci dyskowej MERA 9450. - sprawozdanie PIAP nr rej. 5577 /1986 r.

#### Literatura i dokumenty normalizacyjne

- [2] RIM 25 203-85. Obespečenje elektromagnitnoj sowmestimosti w liniach swjazi i pitanija tiechniczeskich sriedstw cifrowoj wyczislitelnoj tiechniki
- [3] Gurwicz I.S. Zaszczita EFM ot wniesznich pomiech. Miernogoatomizdat 1984
- [4] PK-86/E-06600/projekt/ Automatyka i pomiary przemysłowe. Kompatybilność elektromagnetyczna urządzeń. Ogólne wymagania i badania.
- [5] Pomiechy w cifrowej tiechnike - 86.  
Tiezisy dokładow nt konfierencji 9-11 okt.1986 Wilnjus.

UKD

MERA-PIAP/TW 331/78 5000

## SPIS TRESCI

1. Wstęp
2. Zalecenia dotyczące połączeń zewnętrznych urządzeń w systemie SM EMC
3. Nieprawidłowości działania urządzeń i błędy wykryte w czasie badań
4. Objaw niekontrolowanego spadku odporności pamięci
5. Metodyka poprawy odporności i sposób przeprowadzania badań
6. Zakres sprawdzanych zmian
7. Wyniki badań i sprawdzeń oraz ich ocena
8. Wyniki badań dodatkowych i ich ocena
9. Zakłócalność pamięci we współpracy z systemem
10. Zalecenia po badaniach
11. Wnioski końcowe

## SPIS RYSUNKOW

- rys.1 . Zalecane układy połączeń urządzeń w zestawach SM EMC
- rys.2. Podstawowy układ pomiarowy
- rys.3. Kondensatory odsprzęgające na platerze
- rys.4. Połączenia na łączówce uziemień DC GND i AC GND po zmianie i proponowane w zaleceniach
- rys.5. Układ połączeń przy badaniu PD z systemem minikomputerowym oraz układ połączeń z testerem przy badaniu na stanowisku minikomputerowym

## 1. Wstęp

W sprawozdaniu przedstawiono wyniki prac nad podwyższeniem odporności pamięci dyskowej MERA 9450 nr 01849/85 wyk. 01 na zakłócenia impulsowe w obwodzie zasilania sieciowego.

Zgodnie z wnioskami z badań odporności PD [1] oraz w uzgodnieniu ze zleceniodawcą ustalono, że wynikiem pracy będą sformułowane zalecenia dotyczące:

- sposobu dołączania PD do systemu SM
- zmian do wprowadzenia w układach wewnętrznych PD z zastrzeżeniem zleceniodawcy, że nie będą wprowadzane zmiany w układach logicznych na płytach
- sposobu testowania PD w ramach kontroli jakości produkcji przy wykorzystaniu testera.

W oparciu o uzyskane dodatkowe materiały potwierdzono, że wymagany poziom odporności PD na zakłócenia impulsowe nanosiekundowe 5/100 ns powinien wynosić 500 V.

Taki poziom odporności podano w [5] dla pamięci RK07 firmy DEC /USA/. W powyższym materiale podano, że dla wyładowań elektryczności statycznej pomierzono odporność ok. 450 V dla SM5408 i 250 V dla RK07.

## 2. Zalecenia dotyczące połączeń zewnętrznych urządzeń w systemie SM EMC

W badaniach odporności PD [1] stwierdzono zależność poziomu odporności pamięci dyskowej od konfiguracji połączeń PD-TESTER obwodów ochronnych, obudów, zacisków DC GND i AC GND w pamięci. We wnioskach z badań zasygnalizowano producentowi PD konieczność jednoznacznego określenia warunków dołączania PD do systemu, zaproponowano wstępne zalecenia.

Dla wyjaśnienia zagadnień poprawnego dołączania PD do systemu przeprowadzono analizę dostępnych dokumentów i literatury dotyczących urządzeń systemu SM EMC [2,3,5]. Za podstawę analizy przyjęto zasady i zalecenia wykonywania połączeń zewnętrznych w zestawach urządzeń SM EMC /tzw. drugiej generacji, urządzeń wykonanych na bazie TTL, uwzględniające problematykę kompatybilności elektromagnetycznej/ sformułowane w dokumencie RTM [2].

Dokument ten formułuje zasady i zalecenia poprawnego wykonywania połączeń:

- interfejsowych między urządzeniami
- obwodów zasilania sieciowego
- połączeń obudów z wspólną szyną zasilania wewnętrznych
- obwodów ochronnych

Celem zaleceń jest uzyskanie wysokiej odporności urządzeń zestawu na zakłócenia impulsowe w sieci, zmniejszenie wpływu różnic potencjałów różnych punktów uziemienia, obniżenia zakłóceń radioelektrycznych emitowanych.

Zalecenia dotyczą samodzielnych urządzeń i zestawów urządzeń zasilanych z sieci prądu przemiennego z uziemionym zerem i obwodami interfejsowymi nie posiadającymi galwanicznego rozdzielenia.

Na rys.1 pokazano schematy połączeń zestawów urządzeń umieszczonych w jednej wspólnej obudowie /wspólnym stojaku/, w którym kable interfejsowe nie wychodzą poza obudowę oraz zestawu samodzielnych urządzeń, w którym odległości między urządzeniami nie przekraczają kilku metrów.

W każdym urządzeniu wyróżniono trzy podstawowe części: filtr sieciowy FS, zasilacz Z, układy logiczne UL.



Zacisk ochronny ZO umieszczany jest na obudowie urządzenia.

Filtr sieciowy powinien być umieszczony przy przyłączu sieciowym i tak, aby długości kabli sieciowych wewnątrz urządzenia były jak najkrótsze lub były ekranowane. Do zacisku ochronnego są przyłączone przewodzące osłony filtru, zasilacza, układów logicznych.

Zwykle wewnątrz zasilacza do jego zacisku ochronnego przyłączony jest ekran transformatora sieciowego oraz dla samodzielnych urządzeń wspólna szyna 0 V do zasilania wewnętrznych. Powyższe połączenia powinny być wykonane tak aby zapewnić jak najmniejszą rezystancję i indukcyjność połączeń, tworzyły układ połączeń promienisty lub magistralowy z odgałęzieniami.

Przy umieszczeniu kilku urządzeń we wspólnym stojaku zaleca się wydzielić konstrukcyjnie dwie ekranowane przestrzenie /kanały/ do połączeń obwodów sieciowych i interfejsowych. W przestrzeni sieciowej następuje rozdział obwodu sieciowego /dwuprzewodowego/ oraz połączenia poszczególnych urządzeń do szyny ochronnej stanowiącej przedłużenie zacisku ochronnego zestawu. Połączenia ochronne urządzeń do szyny ochronnej powinny być nierozłączalne.

W przestrzeni interfejsowej ułożone są kable interfejsowe. Dla każdego sygnału interfejsowego występuje para skręconych przewodów, przewodu sygnałowego /czynnego/ i przewodu powrotnego /0 V dc/



Rys. 1. Zalecane układy połączeń urządzeń w zestawach SM EMC  
a/ urządzeń umieszczonych we wspólnej obudowie /szafie/;  
b/ urządzeń w samodzielnych obudowach.

Jedynie w jednym urządzeniu zestawu jest wykonane połączenie szyny wspólnej zasilania wewnętrznych 0 V dc do obwodu ochronnego /obudowy/. Jest to urządzenie, do którego przyłącza się największą liczbę kabli interfejsowych, zwykle jednostka centralna /procesor/.

W zestawie samodzielnych urządzeń dąży się do uzyskania podobnego układu połączeń. Kable zasilania sieciowego /dwuprzewodowe/, uziemienia i interfejsowe separuje się odległościowo, lub układa w rynnach stanowiących ekranowane wydzielone przestrzenie dla kabli zasilania sieciowego i interfejsowego. Konstrukcja przewodząca rynn jest wykorzystywana do połączenia obudów /obwodów ochronnych/ i pełni rolę szyny ochronnej jak to jest wykonywane w zestawie urządzeń umieszczanych we wspólnym stojaku.

Podobnie jak w zestawie urządzeń umieszczonym w stojaku, tylko w jednym urządzeniu jest wykonane połączenie 0 V dc do obwodu ochronnego /obudowy/.

W przypadku kiedy w zestawie samodzielnych urządzeń dopuszcza się zasilanie poszczególnych urządzeń z różnych gniazdek sieciowych, kiedy wystąpią różne punkty uziemienia ochronnego, zaleca się stosować interfejsy z oddzieleniem galwanicznym.

Interesujące są zalecenia dotyczące wymagań na jednofazowe przyłącze sieciowe.

Kabel przyłączeniowy powinien być trójprzewodowy w ekranie /oplot giętki lub rura stalowa/. Ekran powinien być przyłączony do zacisku ochronnego zestawu urządzeń /urządzenia/ z jednej strony i do zacisku uziemiającego tablicy zasilania z drugiej strony. Na tablicy zasilania zacisk uziemiający powinien być przyłączony do uziomu i do przewodu zerowego zasilania. Przewód uziemiający nie powinien być dłuższy od 15 m a rezystancja uziemienia mierzona na zacisku uziemiającym nie powinna przekraczać 3 om. Zaleca się aby tablica zasilania była umieszczana na przewodzącej płycie o powierzchni większej od 1 m<sup>2</sup> przyspawanej do konstrukcji stalowej /ściany budynku/, połączenia obwodu uziemienia były spawane i okresowo kontrolowana rezystancja uziomu.

Dla producenta urządzenia w systemie SM EMC wynikają następujące wnioski:

- sposób dołączenia urządzenia do zestawu tworzącego system musi być ściśle określony i kontrolowany
- wszystkie połączenia powinny być wykonane kablami najkrótszymi



- szczególną uwagę należy zwrócić na zapewnienie jak najmniejszych rezystancji i indukcyjności dla połączeń ochronnych i wyrównujących potencjały odniesienia obwodów /zwane powszechnie uziemiającymi/. Konfiguracja tych połączeń powinna być promienista do jednego punktu
- kable obwodów sieciowych, uziemiających i interfejsowe powinny być separowane odległościowo lub umieszczane w specjalnych konstrukcyjnie wydzielonych, ekranowanych, przestrzeniach
- wspólny biegun /szyna/ 0 V dc w systemie powinien być połączony z obudową tylko w jednym urządzeniu, zwykle w jednostce centralnej /procesorze/
- połączenia powinny zapewnić zintegrowanie urządzeń zestawu w jedno urządzenie o wyrównanych potencjałach obudów i zasilane ze wspólnego przyłącza sieciowego.

Powyższe ogólne zalecenia zostały potwierdzone w badaniach pamięci dyskowej.

Na podstawie zaleceń dla urządzeń SM EMC ustalono podstawowy układ pomiarowy, dla którego przeprowadzono badania zakłócalności pamięci.

### 3. Nieprawidłowości działania urządzeń i błędy wykryte w czasie badań

W trakcie przeprowadzanych badań wystąpiły niesprawności funkcjonalne we współpracy pamięć - tester:

- 1.1. nieprawidłowy odczyt informacji z automatycznym przełączaniem głowic, stwierdzony również w badaniach odporności [1]. Niepoprawny odczyt polegał na wystąpieniu błędów w warunkach bez zakłóceń. Przy odczycie pojedynczymi głowicami błędy nie występowały. Stąd badania przeprowadzono przy odczycie informacji pojedynczymi głowicami.
- 1.2. nieprawidłowy zapis informacji zerowej z automatycznym przełączaniem głowic - niesprawność polegała na błędnym zapisie informacji stwierdzonym przy odczycie pojedynczymi głowicami.  
W związku z powyższym wprowadzono zapis informacji pojedynczymi głowicami. Pod koniec badań stosowanie powyższej procedury, nawet wielokrotnie, nie zapewniało poprawnego zapisu informacji głowicą nr 2.
- 1.3. dla głowicy nr 3 wystąpił objaw braku startu odczytu od ścieżki nr 0 przy zapisanej informacji zerowej. Ten objaw nie ustępował nawet przy próbach, wielokrotnie ponawianych, poprzedzanych zapisem informacji.

Objaw ten ustąpił po badaniach odporności zapisu informacji przy zakłóceniach.

- 1.4. dla zapisanej informacji typu F708 przy odczycie informacji głowicą nr 3 ze ścieżek o numerach powyżej 128 wystąpiły objawy zâtrzymania na ścieżce i zliczanie dużej liczby błędów. Objawy te występowały w warunkach bez zakłóceń.

Inne niesprawności wykryte w czasie badań w urządzeniach:

- 2.1. w testerze zwarcie przewodu obwodu lampki sygnalizacyjnej adresu ścieżki nr 128 do masy obudowy. Powodem zwarcia było mechaniczne przyszczypanie przewodu wiązki przez listwę mocującą elementy na płycie czołowej. Uszkodzenie usunięto. Na przyszłość proponuje się zmianę konstrukcyjną w testerze p. 10.2 umożliwiającą łatwe wykrycie takich przypadków.
- 2.2. pomierzona rezystancja pomiędzy zaciskami AC GND i DC GND pamięci przekracza wartość 30 kom. Świadczy to o znacznym wzroście rezystancji paska.
- 2.3. zły jakości kontakt wtyczki sieciowej pamięci z bolcem ochronnym gniazda spowodowany niewłaściwym wykonaniem zestyku ochronnego wtyczki. Proponuje się stosować inne konstrukcje wtyczki zapewniające dobrą jakość połączenia.
- 2.4. połączenia ochronne pokrywy górnej i pokryw bocznych w pamięci /konektorowe/ wymagały oczyszczenia z lakieru. Proponuje się wprowadzić kontrolę międzyoperacyjną tych połączeń.
- 2.5. ekran transformatora sieciowego w pamięci był przyłączony do płytki zasilacza na lakierowaną powierzchnię. Jakość połączenia zależała od siły skręcenia śruby. Proponuje się wprowadzić kontrolę międzyoperacyjną tego połączenia.
- 2.6. po wymontowaniu silnika wrzeciona stwierdzono ślady obcierania paska o płytę silnika. Proponuje się przeprowadzić kontrolę mechaniczną zespołów w celu wyjaśnienia przyczyn obcierania. Obcieranie paska o płytę może być przyczyną wzrostu rezystancji paska, obniża żywotność paska.

#### 4. Objaw niekontrolowanego spadku odporności pamięci

Po uzyskaniu stanu podwyższonej odporności pamięci /p.7 tab. 7B/, kilkakrotnie wystąpił objaw gwałtownego obniżenia się odporności pamięci. Podejmowane próby wyjaśnienia przyczyn fizycznych tego objawu, z powodów zanikania tego objawu, nie dały zadowalających rezultatów. Stwierdzono jednak, że objaw najczęściej występował:

- po założeniu pokryw bocznych podstawy pamięci, ściślej po zatrzaśnięciu tych pokryw,
- po przechyleniu pamięci na stronę zasilacza przykładowo w celu przyłączenia kondensatorów odsprzęgających na płycie plateru.

Zwykle powrót do stanu normalnych poziomów odporności można było wywołać wstrząsem przykładowo spowodowanym zatrzaśnięciem pokryw bocznych pamięci.

W końcowych badaniach pamięci objaw ten wystąpił trwale i stwierdza się go nawet po transporcie samochodowym pamięci do zleceniodawcy. Tym razem objaw obniżonego poziomu odporności wystąpił w czasie badania zakłócalności odczytu przy jednoczesnym zakłócaniu obwodów sieciowych pamięci i testera.

Uzupełnieniem informacji o objawie są dodatkowe objawy nieprawidłowej pracy pamięci z systemem mikrokomputerowym /p.9/. Są to błędna współpraca z głowicami 2 i 3, a szczególnie uniemożliwienie współpracy z systemem przy połączeniu zacisków DC GND i AC GND w pamięci.

W związku z tym proponuje się aby zleceniodawca przeprowadził kontrolę pamięci i testera. Zakres kontroli powinien obejmować:

- sprawdzenie napięć zasilania wewnętrznego
- sprawdzenie izolacji obwodów sieciowych i interfejsowych
- sprawdzenie funkcjonalne
- przeprowadzenie okresowej konserwacji pamięci /szacuje się, że pamięć przepracowała przeszło 800 h bez konserwacji/.

Wykryte nieprawidłowości powinny być zarejestrowane w celu określenia przyczyn wystąpienia wszystkich nieprawidłowości opisanych w p.3 i p.4. Po usunięciu nieprawidłowości działania pamięci i testera ewentualnie po ustaleniu przez konstruktorów hipotetycznych przyczyn, bądź wprowadzeniu zmian w innym egzemplarzu pamięci, MERA PIAP uważa za celowe wykonanie kontrolnego badania zakłócalności pamięci u zleceniodawcy.

## 5. Metodyka poprawy odporności i sposób przeprowadzania badań

Poprawę odporności pamięci realizowano etapami. Istotniejsze etapy to:


- analiza układów i oprzewodowania wewnętrznego pamięci oraz propozycja zmian
- analiza połączeń zewnętrznych pamięci z testerem, poszukiwanie najkorzystniejszego sposobu ich połączenia realizowalnego w rzeczywistych warunkach eksploatacji i zgodnego z zaleceniami dla systemów /p.2/
- ocena wpływu zaproponowanych zmian wewnętrznych PD na poziom odporności w ustalonej konfiguracji połączeń
- ocena wpływu długości kabli interfejsowego i ochronnego /uziemiającego/ oraz dodatkowych filtrów na odporność pamięci przy ustalonej optymalnej konfiguracji połączeń
- sprawdzenie zakłócalności pamięci we współpracy z typowym systemem minikomputerowym
- na podstawie analizy wyników sformułowanie zaleceń dotyczących sposobu dołączania PD do systemu, zmian wewnątrz PD, układu pomiarowego do testowania pamięci, warunków testowania.

Podstawowym kryterium oceny wprowadzanych zmian były pomiary zakłócalności PD. Badania przeprowadzono dwiema metodami. Pierwsza polegała na określeniu poziomów zakłócalności /odwzorowanych amplitudą i polaryzacją impulsów/, przy których zaczęły występować błędy przy odczycie informacji. Druga metoda <sup>porównawcza</sup> polegała na określeniu liczby błędów przy stałym poziomie zakłóceń i była wykorzystywana do sprawdzania wpływu wprowadzonej zmiany.


We wszystkich pomiarach i sprawdzeniach wykorzystywano taką samą procedurę:-

- na oba dyski w warunkach bez zakłóceń wpisywało pojedynczymi głowicami informację zerową. Postać informacji ustalono w badaniach [1] jako najbardziej niekorzystną z punktu widzenia układu odczytu i charakteryzującą się najniższą odpornością na zakłócenia,
- po sprawdzeniu poprawności zapisu informacji w warunkach bez zakłóceń wprowadzono zakłócenia do obwodu sieciowego pamięci jak w pracy [1] i rejestrowano liczbę błędów przy odczycie pojedynczymi głowicami. Za wynik pomiaru przyjmowano średnią liczbę błędów zarejestrowaną w trzech kolejnych odczytach. Źródłem zakłóceń był symulator NSG222 f-my SCHAFFNER opisany w pracy [1]. Metoda symulacji SK1 wg PN-86/E-06600. Podstawowy układ pomiarowy przy współpracy pamięci z testerem pokazano na rys.2.

a/



b/



Rys. 2. Podstawowy układ pomiarowy: a/ schemat elektryczny, b/ rozmieszczenie urządzeń.

Czynność zapisu informacji powtarzano jedynie w przypadkach kiedy w warunkach bez zakłóceń stwierdzano wystąpienie błędów lub niepoprawne działanie urządzeń.

Wszystkie zmiany wprowadzano przy wyłączonym zasilaniu pamięci i testera.

Pomiary przeprowadzono po ok. 30 min od włączenia zasilania pamięci, przy zamkniętej pokrywie i osłonach bocznych pamięci. Napięcie zasilania pamięci zmierzone na przyłączu utrzymywano w przedziale 205 V do 215 V.

Pomiary dotyczące konfiguracji połączeń oznaczone grupą literą A przeprowadzono przy wprowadzeniu niektórych zmian oznaczonych literą B oraz przy zastosowaniu ekranu na kablu interfejsowym przyłączonym do zacisku GND pamięci.

Pomiary zakłócalności przy współpracy pamięci z minikomputerem przeprowadzono w warunkach opisanych w p.9.

## 6. Zakres sprawdzanych zmian

Wprowadzane i sprawdzane zmiany zgrupowano następująco:

A - grupa zmian wykorzystana do określenia konfiguracji połączeń pamięć - tester z uwzględnieniem zaleceń dla urządzeń SM EMC podanych w p.2

Założono podstawowy układ połączeń jak na rys.2 oraz brak połączenia w pamięci pomiędzy zaciskami AC GND i DC GND

A1. badano wpływ przyłączenia i odłączenia bieguna 0V DC testera do obudowy

A2. badano wpływ zasilania testera z sieci trójprzewodowej oraz z sieci dwuprzewodowej przy dodatkowym zewnętrznym połączeniu ochronnym

A3. badano wpływ odłączenia obwodu ochronnego pamięci realizowanego przewodem ochronnym kabla sieciowego.

B - grupa zmian wprowadzonych do konstrukcji pamięci

B1. zaekranowanie plecionką PL wiązki sieciowej PD, ekran przyłączony do zacisku przy przyłączu sieciowym. Zmiana wykonana przez zleceńiodawcę.

B2. włączenie indukcyjności w przewód ochronny kabla zasilania sieciowego. Wartość indukcyjności ok. 10  $\mu$ H zrealizowany dwoma koralikami ferrytowymi ozn. 8/3/25


- B3. przyłączenie kondensatorów odsprzęgających obwody zasilania na platerze /7x56 nF typ KFPm/ /rys.3/
  - B4. wprowadzenie dodatkowego przewodu 0 V DC dla obwodu filtracji napięć 24 V /do kondensatorów C1 i C2/ oraz zmiana połączeń na łączówce uzziemień jak na rys.4. Z łączówki usunięto przewód ochronny.
  - B5. wprowadzenie silnika wrzeciona z odprowadzeniem ładunku elektrostatycznego z wirnika /konstrukcja zleceńodawcy/
  - B6. wprowadzenie kondensatorów odsprzęgających w zasilaczu. Kondensatory 56 nF przyłączane za mostkami prostowniczymi na listwie ØLZ pomiędzy zaciskami 5-6, 7-2, 7-8, 7-9, 7-11, 7-12
  - B7. wprowadzenie kabla sieciowego PD z przodu obudowy
- C - grupa pomiarów określających wpływ na zakłócalność pamięci
- C1. długości kabla interfejsowego; badanie przeprowadzono przy kablu o długości 3 m /wykonanie normalne/ i kablu wydłużonym do 7 m
  - C2. długości kabla łączącego obudowę PD do ziemi odniesienia /połączenie z zacisku GND/. Badania wykonano dla kabla PL15 długości 0,7 m oraz 2 m
  - C3. wprowadzenie dodatkowego filtra sieciowego typu FP250/4 w obwód sieciowy pamięci
  - C4. wprowadzenie filtra sieciowego we wspólny obwód zasilania sieciowego pamięci i testera.

## 7. Wyniki badań i sprawdzeń oraz ich ocena

A. Wyniki badań wykorzystane do ustalenia optymalnej konfiguracji połączeń pamięć - tester podano w tabl. 7A. Za podstawowy układ połączeń przyjęto układ pokazany na rys.2.

Dla zmniejszenia wpływu zakłóceń kabla interfejsowego na zakłócalność pamięci od strony obwodu sieciowego, kabel ten osłonięto ekranem wykonanym z folii miedzianej 0,1 mm. Ekran przyłączono do zacisku GND pamięci. W pamięci wprowadzono zmiany w zakresie grupy B /p.6/ oraz rozłączono zaciski DC GND i AC GND. W testerze biegun 0 V DC przyłączono do obudowy. Tester zasilono dwuprzewodowo i przez dodatkowy filtr przeciwzakłóceńowy typu FP250/4. Obudowy testera i pamięci /zaciski GND/ połączone z płaszczyzną ziemi odniesienia. W tab. 7A podano wyniki pomiarów zakłócalności przy:

Obwod drukowany strony lutowania





Rys. 3. Kondensatory odsprężające na platerze.

16



a/

b/



Rys. 4. Połączenia na łączówce uziemień DC GND i AC GND po zmianie a/ i proponowane w zaleceniach b/.

Tabl 7. A

Lp.	Nr głowicy	Polaryz. imp.	Przed zmianą		Po zmianie		Wpływ zmiany [V]	Uwagi Ocena zmiany
			Poziom zakłóceń [V]	Liczba błędów	Poziom zakłóceń [V]	Liczba błędów		
1	0	+	230	3	470	5	+240	Odfaczenie przewodu ochronnego od PD (A3)  Podwyższa poziom odporności
		-	160	4	400	5	+240	
	1	+	400	12	560	2	+160	
		-	400	3	470	2	+70	
	2	+	160	5	250	2	+90	
		-	160	8	250	5	+90	
	3	+	110	1	190	3	+80	
		-	110	5	160	5	+50	
2	0	+	400	1	470	1	+70	Dołączenie DVDC w testerze (A1)  Podwyższa poziom odporności
		-	280	4	380	3	+100	
	1	+	470	2	500	7	+30	
		-	390	4	390	1	0	
	2	+	250	2	250	2	0	
		-	190	5	190	3	0	
	3	+	190	7	190	5	0	
		-	160	16	160	7	0	
3	0	+	460	4	460	1	0	Wprowadzenie 2 przewodowego zasilania testera z dodatkowym uziem (A2)  Podwyższa poziom odporności
		-	250	1	280	4	+30	
	1	+	460	1	560	3	+100	
		-	400	4	560	2	+160	
	2	+	190	1	230	1	+40	
		-	250	6	250	6	0	
	3	+	160	2	160	4	0	
		-	160	14	160	7	0	
4	0	+			460	2		Poziomy zakłócalności układu podstawowego (ze zmianami A1+A2)
		-			280	6		
	1	+			560	2		
		-			500	2		
	2	+			230	1		
		-			230	1		
	3	+			160	8		
		-			160	11		

- lp.1 - zasilaniu testera z sieci 3-przewodowej i odłączeniu przewodu ochronnego kabla sieciowego od przyłącza pamięci
- lp.2 - zasilaniu testera z sieci 3-przewodowej oraz odłączeniu i przyłączeniu bieguna 0 V DC testera do jego obudowy /zacisk GND/. W pamięci wprowadzono indukcyjność w przewodzie ochronnym kabla sieciowego
- lp.3 - zasilaniu testera z sieci dwuprzewodowej i wprowadzeniu połączenia obudowy testera do ziemi odniesienia. Pozostałe warunki jak wyżej
- lp.4 - podstawowym układzie pomiarowym /rys.2/.

Z analizy wyników można wyciągnąć następujące wnioski:

- 1/ stwierdza się znaczący wpływ na poziom zakłócalności pamięci połączeń ochronnych. Układ połączeń, w którym nie występuje pętla uziemiająca, biegun wspólny 0 V DC układów logicznych jest połączony z obudową w jednym urządzeniu zapewnia najwyższą odporność. Uzyskany rezultat jest potwierdzeniem zaleceń dotyczących połączeń zewnętrznych urządzeń w systemie SM EMC /p.2/.  
Podstawowy układ pomiarowy jest odpowiednikiem zalecanego układu połączeń przedstawionego na rys.1. Zmienia odniesienia jest odpowiednikiem rys.1b.
- 2/ ponieważ pamięć dyskowa jest samodzielnym urządzeniem wykonanym w I klasie ochronności dla spełnienia zaleceń omówionych w pierwszym wniosku wprowadzono indukcyjność w przewód ochronny kabla sieciowego pamięci. Indukcyjność ta /ok. 10  $\mu$ H / nie zwiększa rezystancji połączeń obwodu ochronnego w zakresie częstotliwości sieciowych ale wprowadza znaczną impedancję dla częstotliwości widma zakłóceń.
- 3/ badaniami uzupełniającymi sprawdzono, że utrzymanie połączenia DC GND z AC GND w pamięci jest niekorzystne jeżeli występuje połączenie o podobnej funkcji w innym urządzeniu zestawu systemowego. Zwykle - takie połączenie jest wprowadzone w jednostce centralnej systemu.
- 4/ sprawdzono również, że przy poprawnym ułożeniu kabli połączeniowych /z zachowaniem separacji odległościowej między kablami/ usunięcie ekranu z kabla interfejsowego nie ma znaczącego wpływu na poziom odporności pamięci od strony obudowy sieciowego. Zwiększona liczba błędów o kilka błędów jest porównywalna z obserwowaną fluktuacją liczby błędów rejestrowanych w czasie pomiarów.

B. Wyniki pomiarów porównawczych wpływu zmian wprowadzonych do pamięci podano w tabeli 7B. Wszystkie pomiary przeprowadzono w układzie połączeń podstawowym, za wyjątkiem pomiarów w lp.1.

Na podstawie wyników można oszacować wpływ zmiany na poziom zakłócalności. Do analizy przyjęto stwierdzenie, że wzrost liczby błędów przy tym samym poziomie zakłóceń może być traktowany jako obniżenie poziomu zakłócalności.

1. wprowadzone zmiany w pamięci pod względem skuteczności można uszerzegać następująco:

- wprowadzenie indukcyjności w przewód ochronny kabla sieciowego pamięci /p.6 B2/
- wprowadzenie kondensatorów odsprężających na platerze /p.6 B.3/
- wprowadzenie dodatkowego przewodu 0 V do kondensatorów C1 i C2 /p.6 B4/

przy czym wprowadzenie ekranowanej wiązki sieciowej w pamięci jest podstawowym warunkiem zapewniającym skuteczność dalszych wprowadzanych środków

2. sprawdzono, że proponowane dalsze zmiany B5, B6, B7 są mniej skuteczne. Wpływu ich wprowadzania nie można oszacować jednoznacznie. Uzyskiwane różnice w liczbie zarejestrowanych błędów mieściły się w granicach zmian liczby błędów dla kilku kolejnych pomiarów.

Przy czym wprowadzenie silnika wrzeciona z odprowadzeniem ładunku z jego wirnika było zauważalne jedynie w przypadku przyłączenia wprowadzenia sprężyny dotykającej wirnik do obudowy pamięci, zacisku AC GND. Zmiana trasy kabla przyłączeniowego sieciowego w obudowie pamięci /wyprowadzenie kabla z przodu/ powodowała zauważalną tendencję zmniejszenia liczby błędów.

3. pomierzone poziomy zakłócalności uzyskane po pracach poprawy wynoszą:

	przed poprawą wg [1]	po poprawie ze zmianami B1...B4 tabl.7B lp.5	po poprawie w sta- nie obniżonej odpor- ności tabl.7B lp.6
gł. 0	190 V /60/	280 V /2/	160 V /15/
1	190 V /44/	560 V /5/	280 V /2/
2	190 V /61/	470 V /2/	190 V /4/
3	190 V /63/	160 V /3/	70 V /32/

Podane poziomy są najmniejszymi poziomami z obu polaryzacji przy których zarejestrowano wystąpienie błędów odczytu. Dla niższych poziomów zakłóceń, amplitud impulsów błędy w odczycie nie występowały.

Lp.	Nr główny	Polaryzacja imp.	Przed zmianą		Po zmianie		Wpływ zmiany [V]	Uwagi Ocena zmiany	
			Poziom zakłóceń [V]	Liczba błędów	Poziom zakłóceń [V]	Liczba błędów			
1	0	+	230	1	270	1	+40	Ekranowanie wiązek sieciowej w PD (B1)  Podwyższa poziom odporności	
		-	190	2	190	1	0		
	1	+	270	1	300	1	+30		
		-	230	1	300	1	+70		
	2	+	190	25	190	25	0		
		-	190	21	190	20	0		
	3	+	190	18	190	15	0		
		-	190	23	190	34	0		
2	0	+	Liczba błędów		Wpływ zmiany (2-1)	Poziom zakłóceń [V]	Włączenie dławika w przewod ochronny PD (B2)  Podwyższa poziom odporności.		
			Przed zmianą (1)	Po zmianie (2)					
	0	-	56	6	-50	190			
		-	57	23	-34	160			
	1	+	60	13	-47	400			
		-	60	2	-58	400			
	2	+	53	3	-50	160			
		-	58	4	-54	160			
	3	+	61	30	-31	160			
		-	60	45	-15	160			
	3	0	+	5	1	-4		470	Zainstalowanie kondensatorów odsprężających na platce (B3)  Podwyższa poziom odporności
			-	15	3	-12		350	
1		+	5	3	-2	800			
		-	24	5	-19	810			
2		+	11	4	-7	470			
		-	14	10	-4	500			
3		+	20	6	-14	250			
		-	18	10	-8	190			
4	0	+	19	14	-5	470	Zainstalowanie dodatkowego przewodu OV do C1 i C2 (B4)		
		-	14	24	+10	350			
	1	+	5	3	-2	800			
		-	44	50	+6	810			
	2	+	5	1	-4	470			
		-	17	8	-9	500			
	3	+	34	30	-4	250			
		-	12	9	-3	190			
5	0	+		1		470	Poziomy zakłócalności dla wystąpienia zmian (B1+B2+B3+B4)		
		-		2		280			
	1	+		3		800			
		-		5		560			
	2	+		2		690			
		-		2		470			
	3	+		2		190			
		-		3		160			
6	0	+		15		160	jw. przy wystąpieniu objawu spadku poziomu odporności		
		-		24		160			
	1	+		1		280			
		-		2		310			
	2	+		4		190			
		-		3		190			
	3	+		24		70			
		-		32		70			

4. najczęstszymi błędami były błędy kwalifikowane przez tester jako błędy danych. W następnej kolejności pod względem częstości występowania były błędy zegara i adresu. Nie wystąpiły objawy zakłócania się pozycjonowania, które to rejestrowano w badaniach [1].

C. Wyniki pomiarów porównawczych dla zmian z grupy C przedstawiono w tabeli 7C. Przy pomiarach lp.1 i lp.4 wystąpił objaw spadku odporności. Dla zilustrowania skali spadku podano w lp.5 poziomy zakłócalności przy normalnym stanie pamięci.

Na podstawie pomiarów można stwierdzić:

1. skracanie długości kabla interfejsowego i kabla łączącego obudowy zapewnia podwyższenie poziomu odporności pamięci
2. przy wystąpieniu objawu spadku odporności pamięci wpływ dodatkowego filtru w obwodzie sieciowym jest minimalny. Przy poprawnym stanie pamięci przyrost poziomu odporności od dodatkowego filtru sieciowego wynosi średnio ok. 100 V.

#### 8. Wyniki badań dodatkowych i ich ocena

Przy pracach nad poprawą odporności pamięci przeprowadzono szereg pomiarów uzupełniających.

1. Grupa pomiarów potwierdzających zależność poziomu odporności pamięci od jakości głowic. Wyniki tych pomiarów przedstawiono w tabelach 8.1 i 8.2.
  - 1.1. Przy objawie spadku odporności pomierzono poziom sygnału na wyjściu wzmacniacza odczytu dla poszczególnych głowic dla zapisanej informacji zerowej /tabl.8.1/. W porównaniu z pomiarami przeprowadzonymi w pracy [1] nie obserwuje się znaczących różnic w poziomach sygnałów /rzędu 0,2 Vpp/. Stwierdzono, że poziom sygnału odczytu jest nieznacznie wyższy w przypadku wykonywania pomiarów bezpośrednio po zapisie.
  - 1.2. Przeprowadzone pomiary zakłócalności przy zamianie głowic do wejść wzmacniacza odczytu pokazano w tabl.8.2. Na podstawie tych pomiarów można jednoznacznie stwierdzić, zależność poziomu zakłócania się pamięci <sup>(od)</sup> poziomu sygnału odczytu, jakości głowicy. Przykładowo głowica nr 1 zapewnia najwyższe poziomy odporności dla wszystkich wejść wzmacniacza odczytu.
  - 1.3. Dodatkowo dla każdej głowicy pomierzono stromość przyrostu błędów na przyrost amplitudy impulsu zakłócającego. Wynosi ona

Tabl 7.C

Lp	Nr głowicy	Polaryz imp	Liczba błędów		Wpływ zmiany (2-1)	Poziom zakłóceń [V]	Uwagi Ocena zmiany	
			Przed zmianą (1)	Po zmianie (2)				
1	0	+	41	21	-20	190	Skrócenie kabla interfejsowego (C1)  Podwyższa poziom odporności.	
		-	43	26	-23	190		
	1	+	58	29	-29	400		
		-	57	37	-20	470		
	2	+	36	10	-26	160		
		-	20	3	-17	160		
3	+	45	40	-5	160			
	-	40	45	+5	160			
2	0	+	31	14	-17	470	Skrócenie przewodu uziemiającego PD (C2)  Podwyższa poziom odporności.	
		-	30	24	-6	350		
	1	+	12	3	-9	800		
		-	51	50	-1	810		
	2	+	9	1	-8	470		
		-	20	8	-12	500		
	3	+	27	30	+3	250		
		-	26	9	-17	190		
3	0	+	42	2	-40	470	Zakłócanie jednocześnie PD+T przez filtr przeciwzakłóć (C4)  Podwyższa poziom odporności.	
		-	55	4	-51	400		
	1	+	54	4	-50	910		
		-	51	5	-46	800		
	2	+	59	2	-57	690		
		-	59	1	-58	560		
	3	+	60	1	-59	250		
		-	60	4	-56	230		
4	0	+	4	1	-3	110	Pomiary po spadku poziomu odp. Dodatkowy filtr przeciwzakłóceńowy w obwodzie sieciowym PD (C3)  MePodwyższa poziomu odporności.	
		-	2	1	-1	70		
	1	+	11	23	+12	370		
		-	1	4	+3	280		
	2	+	15	10	-5	250		
		-	20	19	-1	250		
	3	+	20	23	+3	70		
		+	30	26	-4	70		
5	0	+	Przed zmianą		Po zmianie		Wpływ zmiany [V]	Pomiary przed spadkiem poziomu odporności  Dodatkowy filtr jw.  Podwyższa poziomu odporności.
			Poziom zakłóceń [V]	Liczba błędów	Poziom zakłóceń [V]	Liczba błędów		
	1	+	400	1	400	2	0	
			250	2	400	1	+150	
	1	-	500	1	560	6	+60	
			500	1	690	1	+190	
	2	+	250	6	400	1	+150	
			190	2	400	2	+210	
	3	-	160	3	190	5	+30	
			160	20	190	5	+30	

Tabl. 8.1.

Polaryzacja impulsu	Głównia	Nr ścieżki		Poziom sygnału wzm. odczytu [V]	
		0	203	Nr ścieżki	
		Poziom[V]/liczba bł.	Poziom[V]/liczba bł.	0	203
+	0	280/2	230/3	3,8 (3,8)	2,8 (3,0)
	1	390/1	390/9	5,2 (5,2)	3,1 (3,1)
	2	160/2	160/10	3,0 (3,1)	2,6 (2,5)
	3	160/1	160/36	1,8 (1,8)	0,8 (0,9)
-	0	230/3	190/5	Uwaga: w nawiasach pomiar bezpośrednio po zapisie.	
	1	470/4	380/6		
	2	160/24	160/29		
	3	160/18	160/41		

Tabl. 8.2.

Polaryzacja impulsu	Głównia	Pozycja na pakiecie odczytu			
		0	1	2	3
		Poziom[V]/liczba bł.	Poziom[V]/liczba bł.	Poziom[V]/liczba bł.	Poziom[V]/liczba bł.
+	0	350/4	250/1	350/7	310/3
	1	560/12	610/3	500/15	400/1
	2	310/1	280/6	310/2	250/4
	3	160/15	160/10	160/12	160/3
-	0	250/23	250/13	280/6	250/4
	1	470/2	500/1	390/4	380/3
	2	250/2	190/1	280/2	230/3
	3	160/16	160/14	110/1	160/16



w liczbie błędów na 100 V amplitudy impulsu zakłócającego  
dla głowicy nr 0 +26/100 /400/ - 16/100 /-280/  
nr 1 +26/100 /800/ - 24/100 /-560/  
nr 2 + 2/100 /610/ - 8/100 /-470/  
nr 3 +31/100 /160/ - 32/100 /-160/

W nawiasach podano poziom, przy którym wykonano pomiary.

Jakościowo góbsza głowica ma wyższą wrażliwość na zakłócenia przy niższych poziomach bezwzględnych.

Głowica nr 2 charakteryzująca się najmniejszą zmianą poziomu sygnału dla ścieżki 0 i 203 ma najmniejszą wrażliwość.

- 1.4. Przy stosowaniu generatora impulsów zakłócających, który generuje impulsy z częstotliwością 12,5 Hz i czasie odczytu jedną głowicą trwającym ok. 10 s, maksymalna liczba błędów rejestrowanych wynosi ok. 60.

W tym czasie układ narażony jest ok. 125 impulsami.

Z powyższego wynika, że charakterystyka zakłócalności w funkcji amplitudy impulsów zakłócających ma postać charakterystyki przekaźnikowej.

2. Grupa pomiarów wpływu łączenia zacisków DC GND i AC GND w pamięci przy połączeniu 0 V DC testera do jego obudowy. Pomiary przeprowadzono metodą porównawczą przy odczycie informacji głowicą nr 3. Na podstawie tych pomiarów stwierdzono, że najkorzystniejsze jest usunięcie powyższego połączenia. Próby łączenia tych zacisków przez kondensator lub indukcyjność nie wpływały znacząco na zmniejszenie liczby błędów.
3. Pomiary poziomu odporności zapisu informacji w układzie podstawowym i przy zmianach B1, B2, B3, B4. Stwierdzono, że przy poziomie zakłóceń 1300 V /maksymalny poziom amplitudy symulatora NSG 222/ zapis informacji zerowej oraz F708 nie jest zakłócony. Nie występowały dodatkowe objawy zakłóceń w postaci zatrzymań karetki, które występowały w badaniach [1]. Należy stąd wnioskować, że wprowadzone zmiany podwyższyły odporność pamięci dla zapisu informacji.
4. W warunkach wystąpienia objawu spadku odporności pamięci przeprowadzono badanie odporności przy sygnale zakłócającym 5/50 ns zgodnym z PN-86/E-06600. Przy poziomie zakłóceń 500 V zarejestrowano następujące liczby błędów:

głowica nr 0	26 /polaryzacja +/	27 /-/
1	21	21
2	29	28
3	29	29

Wynik tego pomiaru może być wykorzystany do ustalenia formy impulsu zakłócającego. Przy serii impulsów 5/50 ns generowanych z częstotliwością 5 kHz przez czas 15 ms i powtarzanych co 300 ms każda paczka impulsów odzwierciedla się w liczbie błędów.

Przy stosowaniu symulatora NSG222, który generuje impulsy z częstotliwością 12,5 Hz jedynie połowa impulsów jest odzwierciedlona w liczbie błędów.

Ze względu na prostsze rozwiązanie układowe generatora pojedynczych impulsów zapewniające możliwość regulacji amplitudy, proponuje się stosować symulator typ NSG222.

## 9. Zakłócalność pamięci we współpracy z systemem laboratoryjnym

1. Po badaniach laboratoryjnych w MERA PIAP przeprowadzono badania pamięci dyskowej we współpracy z systemem minikomputerowym u zlecienniodawcy.

Jako system wykorzystano zestaw MERA CAMAC 1300 typ wI-13-012233 składający się z trzech paneli: CM 5608, BC 1301, BN 1301.

System współpracował z PD wykorzystując test transmisji o oznaczeniu PDK PR2 32-211251-02. Test zapisuje na dysku informację, po czym dokonuje odczytu i sprawdzenia z zawartością pamięci wewnętrznej.

W przypadku wystąpienia niezgodności, system generuje komunikat wyświetlany na monitorze ekranowym. Konfigurację urządzeń podczas badań zakłócalności we współpracy z systemem przedstawia rys.5. Czas trwania pełnego testu transmisji wynosi ok. 2 h. Dla potrzeb badań zakłócalności czas narażenia zakłóceniami ustalono na 2 min. Zmierzona poziomy zakłócalności podano w tab. 9.1.

2. W celu umożliwienia porównania wyników pomiarów z systemem i testerem, badanie z testerem przeprowadzono w układzie pomiarowym zbliżonym do podanego na rys.5. Ponieważ w teście transmisji występuje zmienna informacja w celu zbliżenia warunków pomiaru, we współpracy z testerem użyto wzorców informacji 0000 i F708. Wyniki badań ujęto w tabl. 9.2.

Tabl. 9.1.


Polaryzacja impulsu	Poziom [v]	Objawy zakłócenia
+	160	bez zakłóceń
+	190	błąd twardy (sektor 9, cylinder 48)
-	70	bez zakłóceń
-	110	błąd twardy; błąd porównawczy (sektor 8, cylinder 92)

Tabl. 9.2


Polaryzacja impulsu	Głowica	Poziomy zakłócalności		Liczba błędów przy stałym poziomie zakłóceń	
		Wzorzec informacji		Wzorzec informacji	
		0000	F708	0000	F708
		Poziom [v]/liczba bł.	Poziom [v]/liczba bł.	Poziom [v]/liczba bł.	Poziom [v]/liczba bł.
+	0	70/7	70/6	160/41	160/27
	1	160/21	70/1	1/19	1/12
	2	70/6	70/3	1/43	1/19
	3	70/42	(70/83)	1/57	(1/117)
-	0	70/3	70/4	160/36	160/29
	1	160/2	160/3	1/1	1/3
	2	70/1	70/1	1/29	1/19
	3	70/50	(70/60)	1/57	(1/106)

Uwaga: Wyniki podane w nawiasach są fałszywe - błędny odczyt przez głowicę nr 3.

a/



b/



SCH - symulator impulsów  
F - filtr p. zakłóceńowy

Rys. 5. Układ połączeń przy badaniach PD z systemem minikomputerowym a/ oraz układ połączeń z testerem przy badaniu na stanowisku minikomputerowym b/.

3. Uwagi dotyczące warunków badań i zachowania się urządzeń:

- a/ w pomieszczeniu zleceńodawcy, w którym przeprowadzono badania panowała temp. ok. 30°C, powietrze było suche
- b/ ponieważ w czasie współpracy PD z systemem w sposób ciągły występowały błędy dla dysku stałego pomiary przeprowadzono jedynie dla kasety /głowice 0 i 1/
- c/ stwierdzono, że przy połączeniu zacisków DC GND z AC GND w pamięci nie jest możliwa współpraca tego egzemplarza pamięci z systemem. W warunkach bez zakłóceń występowały, w sposób ciągły, błędy identyfikowane przez test jako błędy porównania, twarde i miękkie
- d/ dla współpracy PD z testerem przy odczycie informacji F708 głowicą nr 3 ze ścieżek o wyższych numerach /powyżej 180/ występował efekt chwilowego zatrzymania się głowicy na ścieżce i zliczanie dużej liczby błędów w warunkach bez zakłóceń. Dlatego wyniki pomiarów w tabl.9.2 dla głowicy 3 są fałszywe.
- e/ stwierdzono, że egzemplarz PD pod kontrolą testu transmisji przez ok. 10 h pracy w warunkach bez zakłóceń, w godzinach nocnych, tylko dla głowic 0 i 1 cechuje się dużą wiernością transmisji. W tym czasie zarejestrowano wystąpienie jedynie 2 błędów. Przeciętnie dla produkcyjnych egzemplarzy pamięci w takich warunkach badania rejestrowano znacznie większe liczby błędów.

4. Wnioski

- 1. W obu przypadkach współpracy pamięci z systemem i z testerem poziomy zakłócalności są niskie
- 2. Porównanie bezpośrednio wyników pomiarów nie jest możliwe z powodu różnych procedur zapisu i odczytu, postaci informacji oraz czasu narażania impulsami podczas odczytu. W związku z tym proponuje się, do ewentualnych badań w przyszłości, opracować test współpracy PD z systemem, który będzie porównywalny z testem zadawanym z testera.
- 3. Nieprawidłowe działanie PD z systemem przy połączeniu DC GND z AC GND świadczy o wystąpieniu nieprawidłowości w układzie pamięci. Może być ona poszukiwaną przyczyną fizyczną wystąpienia stanu obniżonego poziomu odporności pamięci.

## 10. Zalecenia po badaniach

Na podstawie analizy wyników badań proponuje się zleceniodawcy wprowadzenie następujących zaleceń:

### 10.1. Zalecenia dotyczące zmian w PD MERA 9450:

- 1.1. Wprowadzić ekranowanie wiązki sieciowej wewnętrznej w pamięci. Ekran wiązki izolowany zewnętrznie przyłączony do zacisku ochronnego w zespole sieciowym. Typ ekranu plecionka PL.
- 1.2. Wprowadzić kondensatory odsprzęgające na obwodach zasilania plateru zgodnie z p.6 B3.
- 1.3. Wprowadzić dodatkowy przewód 0 V DC do kondensatorów C1 i C2 dla obwodów 24 V /p.6 B4/.  
Przy modernizacji uporządkować wiązki obwodów zasilania przyłączanych do plateru. Przynajmniej przewody dla obwodów 24 V skręcić. Celowe jest skręcenie przewodów dla pozostałych obwodów i wydzielenie wiązki.
- 1.4. Wprowadzić indukcyjność w przewód ochronny przyłączanego kabla sieciowego. Proponowane rozwiązanie; nanizanie koralików ferrytowych na przewód lub owinięcie na rdzeniu pierścieniowym.  
Wymagana indukcyjność powyżej  $10 \mu\text{H}$ , lecz nie więcej niż 0,1 mH
- 1.5. Wprowadzić kontrolę międzyoperacyjną jakości połączeń ochronnych w zasilaczu /ekran transformatora p. 3.2.5/ oraz osłon obudowy /p. 3.2.4/.
- 1.6. Rozważyć możliwość zmiany trasy kabla sieciowego wewnątrz obudowy, aby wyprowadzić go z przodu pamięci bezpośrednio z zespołu sieciowego. Ułatwi to zachowanie separacji odległościowej między kablami połączeniowymi /p. 10/.
- 1.7. Usunąć połączenie pomiędzy zaciskami DC GND i AC GND.
- 1.8. Wprowadzić procedurę doboru głowic montowanych do pamięci według kryterium poziomu sygnału wyjściowego wzmacniacza odczytu.  
Proponowany minimalny poziom sygnału odczytu informacji zerowej powyżej 3,5 Vpp.

### 10.2. Zalecenia dotyczące zmian w konstrukcji testera

- 2.1. Wyprowadzić na zewnątrz obudowy dodatkowy izolowany zacisk 0 V DC testera, który będzie zwierany zworą do zacisku ochronnego obudowy testera. Powyższa zmiana ułatwia wykrycie zwarć wewnątrz testera jak również w obwodach interfejsowych do pamięci, badania wpływu zmian układowych /p.3.2.1/.

2.2. Jeżeli będą wykorzystywane gniazda sieciowe testera do zasilania pamięci to należy wprowadzić następujące zmiany:

- powiększyć przekrój przewodów w kablu sieciowym testera
- wprowadzić osłonę ekranującą zespół gniazd sieciowych od strony wnętrza i złącza interfejsowego testera.

10.3. Zalecenia dotyczące dołączania pamięci do systemu:

3.1. Obudowa pamięci powinna być trwale łączona z systemem ochronnym zestawu urządzeń współpracujących, szyną ochronną, rynną /rys.1/ kontrolera, przewodem izolowanym o najkrótszej odległości zapewniającym jednocześnie najmniejszą rezystancję i indukcyjność.

3.2. Zasilanie sieciowe pamięci powinno być zrealizowane z przyłącza sieciowego kontrolera, zestawu systemu. Zasilanie z innych obwodów sieciowych powinno być zabronione, gdyż wprowadza niekontrolowane różnice potencjałów w zestawie urządzeń systemowych.

3.3. Kabel interfejsowy powinien być jak najkrótszy o strukturze skręcanych par przewodów.

3.4. Prasy kabli powinny być wzajemnie odseparowane odległościowo /co najmniej 300 mm/ lub wprowadzone w specjalnych rynnach. Nadmiar kabla interfejsowego zaleca się zwinąć w pętlę o średnicy 100 do 150 mm.

Nadmiar kabla sieciowego powinien być ułożony w płaską pętlę o długości ok. 300-400 mm. Pętla powinna być usytuowana z dala od innych kabli obwodów i ułożona na metalowej konstrukcji.

3.5. W zestawie urządzeń tylko w jednym urządzeniu powinno być wykonane połączenie 0 V DC do obudowy /systemu ochronnego/.

3.6. W przypadku braku możliwości poprawnego wykonania połączeń w szczególności:

- przy zasilaniu pamięci z innych obwodów sieciowych niż kontroler należy zastosować dodatkowy filtr przeciwzakłóceń, transformator izolujący
- przy konieczności stosowania długiego kabla interfejsowego należy wprowadzić ekranowanie kabla. Ekran powinien być połączony do obudowy pamięci.

#### 10.4. Zalecenia dotyczące zmian w DTR

W tomie I/2 "Instrukcja eksploatacji" wprowadzić zmiany stosowne do zaleceń 10.3. w szczególności:

- 1/ w p. 2.4 zmienić sformułowanie na "pamięć jest gotowa do pracy po upływie co najmniej 30 min"
- 2/ w p.3.1 należy zmienić sformułowania na takie aby z nich jasno wynikało:
  - że pamięć powinna być zasilana z tego samego przyłącza sieciowego co kontroler, jednostka centralna
  - że obudowa pamięci powinna być połączona do systemu ochronnego zestawu, z którym współpracuje
- 3/ w p. 4.3 należy zmienić kolejność wykonywania połączeń na:
  - połączenie obudowy
  - kabel interfejsowy
  - kabel sieciowyWprowadzić stosowne uwagi dot. konieczności zapewnienia separacji odległościowej między kablami, układania nadmiaru kabli interfejsowego i sieciowego, stosowania najkrótszych kabli
- 4/ w p.4.4 wprowadzić dodatkowe punkty dot. kontroli wstępnej połączeń ochronnych i zasilania sieciowego.

#### 10.5. Dotyczące testowania i sprawdzania poziomu zakłócalności /odporności/ pamięci

##### przy wykorzystaniu testera

- 1/ zapewnić układ pomiarowy jak na rys.2. Zwrócić uwagę na długości kabli ochronnych i trasy kabli,
- 2/ badania przeprowadzać z zerową informacją zapisywaną i odczytywaną przy automatycznym przełączaniu głowic. Przy badaniach szczegółowych stosować odczyt pojedynczymi głowicami.

##### przy wykorzystaniu systemu testowego z minikomputerem

- 3/ zapewnić poprawny układ połączeń zestawu urządzeń wg zaleceń p.2 Zwrócić szczególną uwagę na trasy kabli i poprawne połączenia obwodów ochronnych
- 4/ program testowy powinien zapewniać rejestrację każdego błędu wykrytego przy zapisie i odczycie. Funkcjonalnie program powinien zapewnić jednorazowy zapis i wielokrotne czytanie.



Głównie funkcjonalność testu powinna być przystosowana do sprawdzenia poprawności odczytu informacji.

- Kryterium oceny poprawności działania powinna być liczba błędów /suma błędów/ z zadanej liczby cykli odczytu automatycznego. Przy znanej liczbie impulsów oddziaływujących na badaną pamięć /określoną przez częstotliwość generatora/ liczba błędów może być traktowana jako stopa błędów dla odczytu lub zapisu.

#### Urządzenia specjalizowane do badań zakłócalności

- 5/ Generator zakłóceń impulsowych nanosekundowych z płynną regulacją amplitudy. Tylko taki generator zapewnia możliwość prowadzenia prac poprawy odporności, sprawdzania skuteczności wprowadzanych zmian w układzie.

Parametry impulsu zakłócającego powinny odpowiadać parametrom impulsów generowanych przez symulator NSG222. Istotne parametry to stromość impulsu 5 ns, czas trwania 50 do 100 ns, rezystancja wyjściowa do 50 om. Częstotliwość generowania impulsów nie jest krytyczna. Amplituda impulsów od 50 V do 1000 V, energia do 10 mJ. Jeżeli rozwiązanie generatora uniemożliwia płynną regulację amplitudy to powinien zapewnić skokową regulację co 50 V.

- 6/ Sieć sztuczna pełniąca rolę standaryzacji impedancji obwodu sieciowego od strony zasilania. Dodatkowo pełni ona rolę filtra dla zakłóceń sieciowych, chroni badany układ przed niekontrolowanymi zakłóceniami sieci oraz sieć od zakłóceń wytwarzanych na stanowisku badawczym. Parametry takiej sieci sztucznej podaje PN-86/E-06600 w załączniku 1.

- 7/ Powyższe wymagania spełniają symulatory zakłóceń:

- NSG222A firmy SCHAFNER /Szwajcaria/ /sygnał 5/100 ns/
- NSG225       "-       sygnał 5/50 ns /wg PN-86/E-06600/z dodatkowym tłumikiem napięcia wyjściowego /tłumik taki nie jest produkowany/
- generator udarowy opracowany w IKSAiP Wrocław /sygnał 5/50 ns wg PN-86/E-06600/ z tłumikiem jak wyżej.

## 11. Wnioski końcowe

1. Wymagany poziom odporności dla odczytu i zapisu informacji przy zakłóceniach w obwodzie sieciowym pamięci powinien wynosić 500 V. Taki poziom odporności określono w pracy [1] na podstawie zaleceń PN-86/E-06600. Słuszność wyboru takiego poziomu potwierdzają pomiary odporności pamięci dyskowych SM-5408 /ZSRR/ RK07 /DEC USA/ podane w [5].
2. Dla badanego egzemplarza pamięci MERA 9450 przy współpracy pamięci z testerem, po wprowadzonych zmianach, wymagany poziom odporności osiągnięto jedynie dla głowicy nr 1. Dla pozostałych głowic poziom odporności przy odczycie jest niższy. Przy czym dla głowicy nr 2 poziom ten jest w przedziale tolerancji 10 % /p.7 B3/. Wymagany poziom odporności osiągnięto dla głowic zapewniających najwyższe poziomy sygnału odczytu mierzone na wyjściu wzmacniacza odczytu /p.8.1/

Dla zapisu osiągnięto poziom odporności powyżej 1300 V.

3. Na podstawie przeprowadzonych zmian i pomiarów można stwierdzić, że dla pamięci MERA 9450 we współpracy z testerem wymagany poziom odporności dla odczytu informacji możliwy jest do osiągnięcia jeżeli wprowadzi się:

- wymaganie na poziom sygnału odczytu z głowicy, który powinien być wyższy od 3,5 Vpp dla najniekorzystniejszego przypadku, mierzony na wyjściu wzmacniacza odczytu /p.8.1/
- kontrolowany układ połączeń obwodów ochronnych i obudów /p.7A, 7C/
- zmiany w oprzewodowaniu wewnętrznym pamięci obwodów zasilania, głównie dotyczące obwodu sieciowego i obwodu siłowego 24 V /p.7B/
- kondensatory odsprzęgające dla obwodów zasilania na platerze /p.7B/

Szczegółowe informacje o wpływie zmian na zakłócalność pamięci podano w p.p. 7 i 8.

4. Badania ujawniły niską jakość badanego egzemplarza pamięci i prototypu testera. W obu urządzeniach należy usunąć niedomagania opisane w p.3.

Szczególne uwagę należy zwrócić na objaw spadku odporności opisany w p.4. Wymaga on szczegółowej analizy konstruktorskiej w celu

wyjaśnienia i usunięcia fizycznych przyczyn tego objawu.

Po usunięciu usterek i kontroli urządzeń celowe jest ponowne sprawdzenie poziomu odporności badanego egzemplarza pamięci.

Słuszne też jest stwierdzenie p. 4 o celowości sprawdzenia odporności dla innego egzemplarza pamięci, w którym wprowadzono by proponowane zmiany.

5. W p. 10 sformułowano również zalecenia dotyczące procedury testowania zakłócalności pamięci, koniecznych programów i urządzeń specjalistycznych.