

4410
PRZEMYSŁOWY INSTYTUT AUTOMATYKI I POMIARÓW
MERA-PÍAP

Al. Jerozolimskie 202

02-222 Warszawa

BE10
Telefon 23-70-81

OŚRODEK AUTOMATYKI ELEKTRYCZNEJ

ZESPÓŁ BUDOWY CYFROWYCH URZĄDZEN SYSTEMOWYCH

Główny wykonawca dr inż. Andrzej Syrczyński *ASh*

Wykonawcy mgr inż. Arkadiusz Kisiel

Konsultant

Nr zlecenia 9537
Etap 6

Opracowanie pakietów pamięci ML51
i kontroli MW33 oraz weryfikacja
jednostki centralnej MM86 systemu
INTELDIGIT-PROWAY.

DTR pakietu pamięci ML51.

Zleceniodawca praca własna

Pracę rozpoczęto dnia 16.03.1990
Kierownik Zespołu

ASh
dr inż. A. Syrczyński

zakończono dnia 30.05.1990
Kierownik Ośrodka

B. Kontrymowicz
dr inż. B. Kontrymowicz

Praca zawiera:

Rozdzielnik - ilość egz: 3

stron 16

Egz. 1 BOINTE

rysunków 7

Egz. 2 WA

fotografii -

Egz. 3 OAE-4

tabel -

Egz. 4

tablic 7

Egz. 5

załączników -

Egz. 6

Nr rejestr. 6455

Analiza deskryptorowa

URZĄDZENIA AUTOMATYCZNEJ REGULACJI I STEROWANIA;
KSAP # INTEL DIGIT-PROWAY # STEROWNIK, # MIKROPRO-
CESOR, # PAMIĘĆ, # DOKUMENTACJA TECHNICZNO-RUCHOWA

Analiza dokumentacyjna

Dokumentacja techniczno-ruchowa pakietu pamięci ML51 systemu INTEL DIGIT-PROWAY zawiera: przeznaczenie pakietu, charakterystykę techniczną, opis budowy i działania, instrukcję uruchamiania i instrukcję instalacji, obsługi i eksploatacji, schematy ideowe, rysunek rozmieszczenia elementów i rysunek gabarytowy pakietu.

Tytuły poprzednich sprawozdań

- Dokumentacja konstrukcyjna prototypu pakietu pamięci ML51. Nr arch. 795

68A.3 06

Pamięć

UKD

PIAP-252/63-6000

Spis treści

	strona
1. Opis techniczny	2
1.1. Przeznaczenie i zastosowanie	2
1.2. Charakterystyka techniczna	2
1.3. Opis budowy i działania	8
2. Instrukcja uruchamiania	11
2.1. Przygotowanie stanowiska uruchomieniowego	11
2.2. Przygotowanie pakietu ML51 do uruchomienia	12
2.3. Uruchamianie pakietu ML51	12
3. Instrukcja instalacji, obsługi i eksploatacji	13
3.1. Regulacja układu pomiaru napięcia baterii	13
3.2. Wybór typu układów pamięci	13
3.3. Wyłączanie układów pamięci	15
3.4. Programowanie zawartości dekodera I/O	16
3.5. Przygotowanie do eksploatacji	16
3.6. Obsługa w czasie eksploatacji	16
4. Schematy ideowe ML51	
5. Rysunek rozmieszczenia elementów	

1. Opis techniczny

1.1. Przeznaczenie i zastosowanie

Pakiet ML51 służy w stacjach INTEL DIGIT-PROWAY do pamiętania danych lub/i programu wpisanego do pamięci stałej typu EPROM. Dzięki umieszczeniu na płycie czołowej pakietu pojemnika z bateriami, pakiet ma możliwość podtrzymania zawartości pamięci danych po zaniku zasilania w kasecie lub po wyjęciu pakietu z kasety.

Pakiet ML51 posiada wewnętrzną szynę danych 16 bitową. W związku z tym bez żadnych ograniczeń może współpracować z pakietami jednostek centralnych zawierających mikroprocesory 16 bitowe typu 8086. W przypadku współpracy z pakietami jednostek centralnych zawierających mikroprocesory 8 bitowe typu 8080, program dla nich umieszczany w pakiecie ML51 musi być podzielony tak, by bajty o adresach parzystych znalazły się w jednej kostce a bajty o adresach nieparzystych w drugiej (podobnie jak dla procesora 16 bitowego).

Pakiet zawiera 2 grupy po 8 podstawek 28 stykowych. W ramach każdej grupy umieszcza się 8 pamięci tego samego typu. Minimalny obszar pamięci zajmowany przez pakiet po obsadzeniu wszystkich podstawek najmniejszymi pod względem pojemności układami pamięci wynosi 128K bajtów.

Maksymalnie pakiet może zająć 512K bajtów. Każda grupa pamięci może być adresowana w obszarze 0...1M bajtów. Adres obu grup pamięci wybierany jest krosami K7, K8 z dokładnością do 1 strony (64K) pamięci.

1.2. Charakterystyka techniczna

1.2.1. Połączenie z magistralą kasety.

Pakiet ML51 posiada następujące połączenia z magistralą kasety:

- /DAT15.../DAT0: 16 dwukierunkowych linii danych
- /ADR19.../ADRO, /BHEN: linie adresowe
- /MRDC, /MWTC, /IORC, /IOWC, /XACK: sygnały protokołu

przekazu danych,

- /INIT: sygnał zerowania,
- GND, +5V: linie zasilania.

Rozmieszczenie wyprowadzeń sygnałów pakietu na złączach ZL1 i ZL2 magistrali kasyety przedstawiono w tabelach 1 i 2.

1.2.2. Pojemność pamięci na pakiecie.

Na pakiecie znajdują się 2 grupy po 8 podstawek 28 stykowych.

grupa I - podstawki IC2, IC3, IC4, IC5, IC10, IC11, IC12, IC13

grupa II - podstawki IC6, IC7, IC8, IC9, IC14, IC15, IC16, IC17

W ramach grupy podstawki należy obsadzić takimi samymi układami. Każda grupa może być obsadzana układami pamięci typu RAM lub EPROM. Wyboru typu pamięci dokonuje się przez wykonanie odpowiednich połączeń w krosach K1, K2.

Grupa może być obsadzona nie w pełni, lecz podstawki muszą być obsadzone parami (obu bajtów) i w kolejności rosnących numerów podstawek w ramach grupy.

Tabela 1. Rozmieszczenie sygnałów na złączu - ZL1 magistrali kasyety.

Rząd złącza "a"	Nr styku	Rząd złącza "c"
GND	1	GND
+5V	2	+5V
+5V	3	+5V
GND	4	GND
	5	/INIT
	6	
	7	
/MRDC	8	/MWTC
/IORC	9	/IOWC

/XACK		10			
		11			
		12			
		13			
		14			
		15			
		16			
<hr/>					
/ADR14		17		/ADR15	
/ADR12		18		/ADR13	
/ADR10		19		/ADR11	
/ADR8		20		/ADR9	
/ADR6		21		/ADR7	
/ADR4		22		/ADR5	
/ADR2		23		/ADR3	
/ADRO		24		/ADR1	
<hr/>					
/DAT6		25		/DAT7	
/DAT4		26		/DAT5	
/DAT2		27		/DAT3	
/DAT0		28		/DAT1	
<hr/>					
GND		29		GND	
+5V		30		+5V	
+5V		31		+5V	
GND		32		GND	

Tabela 2. Rozmieszczenie sygnałów na złączu - ZL2 magistrali kasety.

Rząd złącza "a"	Nr styku	Rząd złącza "c"
	1	
+5V	2	+5V
+5V	3	+5V
	4	
	5	
	6	
GND	7	GND
/DAT14	8	/DAT15
/DAT12	9	/DAT13
/DAT10	10	/DAT11
/DAT8	11	/DAT9
	12	
	13	
	14	/BHEN
	15	
/ADR18	16	/ADR19
/ADR16	17	/ADR17
	18	
	19	
	20	
	21	
	22	
	23	
	24	
	25	
	26	

	27	
GND	28	GND
	29	
	30	
	31	
GND	32	GND

W pakiecie ML51 można stosować do obsadzenia następujące typy pamięci RAM:

Typ układu	Pojemność	
	1 układu	1 grupy
6264	8K bajtów	32K słów
62256	32K bajtów	128K słów

oraz pamięci typu EPROM:

Typ układu	Pojemność	
	1 układu	1 grupy
INTEL 2764	8K bajtów	32K słów
INTEL 27128	16K bajtów	64K słów
INTEL 27256	32K bajtów	128K słów

1.2.3. Zasilanie bateryjne

Pojemnik umieszczony na płycie czołowej pakietu mieści dwie baterie typu R6. Zamiast baterii dopuszczalne jest

zastosowanie dwóch akumulatorów typu KR 15/51. Sprawdzenie i wymianę baterii należy przeprowadzać gdy pakiet znajduje się w kasiecie z włączonym zasilaniem systemowym.

1.2.4. Możliwości zadawania sprzętowego.

Adresy obu grup podstawek zadaje się krosami K7, K8. Adres 16 bitowy o obszarze I/O układu kontroli zasilania bateryjnego zadawany jest w układach IC36, IC37 typu UCY 74S387.

Za pomocą krosów istnieje możliwość:

- przystosowania każdej z 2 grup podstawek oddzielnie do obsadzania odpowiednim typem pamięci (opis w p.3.2).
- przystosowania dekoderek adresów pamięci obu grup do odpowiednich typów pamięci - krosy K4, K6 (opis w p.3.2.)
- wyłączenia poszczególnych par podstawek pamięci (patrz w p.3.3). Dla wyłączonych układów nie są wydawane sygnały /DAT i /XACK.

1.2.5. Pobór prądu (dla jednej grupy obsadzonej pamięciami RAM i jednej pamięciami typu EPROM.

Układ scalony	+5V
8 x 27128	
8 x 6264	1,5A

1.2.6. Typy przesyłek po liniach danych

Pakiet realizuje przekazy typu 1,2,3 danych po magistrali kasety opisanych w tabeli 3 normy BN-84/3105-03 "Interfejs wielodostępnej magistrali kasety..."

			Ilość	Wykorzystanie	
Typ	Sygnal	Sygnal	bitów	linii danych	Adres
				magistrali	
1	L	H	16	oba bajty	parzysty
				/AT15.../DAT0	
2	L	L	8	wyższy bajt	nieparzysty
				/DAT15.../DAT8	
3	H	H	8	niższy bajt	parzysty
				/DAT7.../DAT0	

1.3. Opis budowy i działania

Układy logiczne pakietu pamięci ML51 są montowane na płycie drukowanej o wymiarach 233.35 x 220 mm. Na tylnej krawędzi płyty znajdują się dwa złącza pośrednie (wtyki) 96 stykowe, górne oznaczone ZL1 a dolne ZL2. Na płycie czołowej zamontowany jest pojemnik na baterie. W płycie czołowej wywiercony jest również otwór dla diody BAT wskazującej poziom napięcia baterii.

Układy logiczne można podzielić na następujące grupy funkcjonalne:

- interfejs magistrali kasety,
- grupowe dekodery adresów pamięci,
- układy generacji i zabezpieczenia sygnałów wyboru pamięci,
- układ pomiaru napięcia baterii podtrzymującej,
- bloki pamięci.

W skład interfejsu magistrali kasety wchodzi:

- bramy wejściowe sygnałów adresów i rozkazów, są to układy IC31, IC32, IC33, typu 74LS240. Układy te w sposób ciągły dostarczają sygnały adresowe /ADR17.../ADRO i sygnał /BHEN oraz sygnały rozkazów /MRDC, /MWTC, /IORC do wnętrza pakietu ML51. W celu uzyskania odpowiedniej

konwencji, sygnały rozkazów negocowane są w układzie C20 typu UCY 7404,

- dwukierunkowa brama szyny danych. Są to układy IC34, IC40 typu INTEL 8287. Brama ta służy do sterowania kierunkiem przepływu danych między magistralą kasety a pamięcią pakietu ML51,

Kierunek przepływu wyznaczony jest poziomem sygnału M/IR. Gdy sygnał ten jest w stanie wysokim /H/, to wykonywana jest operacja odczytu zawartości pamięci pakietu (gdy sygnał /CSBL lub /CSBH w stanie niskim) i wydawanie jej na magistralę kasety. Gdy sygnał M/IR jest w stanie niskim /L/ a pojawią się niskie stany sygnałów /CSBL lub /i /CSBH to następuje wpisanie stanu linii /DAT do pakietu ML51,

- układ generacji sygnału potwierdzenia /XACK. Sygnał ten generowany jest w przypadku wystąpienia sygnałów wyboru dwóch konkretnych podstawek (lub tylko jednej) pamięci i sygnału rozkazu pamięciowego. Sygnał potwierdzenia generowany jest również dla wybranego, zawartego w dekodерze adresów I/O adresu układu pomiaru napięcia bateryjnego.

Dekoder adresów każdej grupy składa się z krosu adresowego (K7, K8), dekodera obszarów grup (IC41, IC42), układu wyboru typu pamięci (krosy K4, K6 układy IC29, IC38). Dekoder obszaru grupy (IC41 lub IC42) jest układem PROM typu 749387 (I 3601). Na jego wejścia doprowadzone są sygnały adresowe /ADR19.../ADR16 oraz 4 linie krosu adresowego grupy (K7 lub K8). Na wyjściach Q1, Q2, Q3 dekodер generuje sygnały zajętości obszaru pamięci przez układy różnych typów jednocześnie. Wyboru odpowiedniego sygnału zajętości obszaru dokonuje się przy pomocy krosu K4 lub K6 i układu IC38 lub IC 29 typu 74153. Na wyjściach Ya tych układów generowany jest sygnał zezwolenia dekodowania układów pamięci.

Układ generacji i zabezpieczenia sygnałów wyboru pamięci składa się z 2 identycznych zespołów elementów tworzących

M

sygnały dla 2 grup pamięci. W skład każdego zespołu wchodzi:

- układ dekodera układów pamięci (IC23, IC24, lub IC27, IC28 typu 74S387), na którego wejścia wchodzi sygnały adresowe A17...A14, /BHEN, A0 oraz sygnał zezwolenia dekodowania układów pamięci. Układ ten tworzy sygnały wyboru podstawek pamięci,
- 8 stykowego krosu K3 lub K5 który pozwala wyłączyć dowolną parę podstawek w grupie,
- układ zabezpieczenia sygnałów wyboru pamięci na wypadek zaniku zasilania systemowego. W skład tego układu wchodzi 8 bramek typu UCY 7406, 8 tranzystorów typu BC237 i rezystory polaryzujące. Układ zabezpieczenia działa w ten sposób, że w przypadku zaniku napięcia +5V, bazy tranzystorów nie są sterowane, a w związku z tym na kolektorach tranzystorów mamy poziom napięcia określony linią zasilania BAT. Napięcie linii BAT w przypadku istnienia zasilania +5V systemowego wynosi ok. +4,8V, a w przypadku jego zaniku poziom jego ustalany jest przez baterie i diodę D3.

Układ pomiaru napięcia baterii podtrzymującej pamięć składa się z następujących elementów:

- dekodera adresów I/O. Dekoder zabudowany jest z 2 układów (IC37, IC38) PROM typu UCY 74S387. W układach tych programuje się jeden 16 bitowy adres. Poprzez bramkę IC30.11 umożliwia on odczyt pomiaru na linię D0.
- układu pomiarowego zbudowanego z rezystancji obciążenia 100K, układu odniesienia z diodą Zenera 3,3V rezystora 200om i potencjometru 2k oraz komparatora LM311.
- wskaźnika optycznego - dioda luminescencyjna, zielona D1.

Zasada działania układu jest następująca:

Po włączeniu zasilania systemowego, bateria zostaje obciążona rezystorem 100K. Komparator IC1 porównuje napięcie baterii z układem odniesienia. Wynik porównania pojawia się na wyjściu 7 komparatora w postaci odpowiedniego stanu. Stan ten w czasie trwania sygnału IDR wydawany jest na linię D0. Stan wysoki linii D0 oznacza, że baterie zapewniają

podtrzymanie zawartości pamięci RAM po zaniku zasilania systemowego, stan niski oznacza konieczność wymiany baterii. Poziom napięcia, przy którym następuje dyskwalifikacja baterii wynosi 2,2V. Napięcie takie należy ustawić przy pomocy potencjometru VR1 na wejściu 2 układu IC1.

Pomiaru programowego napięcia baterii dokonujemy tylko przy włączonym zasilaniu systemowym. W działającym stale systemie pomiaru takiego powinno dokonywać się co 24 godziny.

Blok pamięci pakietu ML51 ma 16 bitową szynę danych i zorganizowany jest w 2 grupy po 8 podstawek. Przystosowanie grupy podstawek do obsadzenia określonym typem pamięci następuje przy pomocy połączeń w odpowiadającym jej krosie. Połączenia krosowe opisane są w punkcie 3.2.

2. Instrukcja uruchamiania

2.1. Przygotowanie stanowiska uruchomieniowego

Dla przeprowadzenia czynności uruchomieniowych pakietu ML51 należy przygotować następujące urządzenia:

1. kaseła INTELDIGIT PROWAY z pakietem polaryzacji magistrali MW33,
2. pakiet jednostki centralnej MMB9,
3. oscyloskop 2 kanałowy,
4. woltomierz cyfrowy,
5. omomierz,
6. monitor ekranowy np. MERA 7953N,
7. przedłużacz magistrali kaseły.

W pamięci jednostki MMB9 należy zainstalować test diagnostyczno-uruchomieniowy pakietów pamięci.

2.2. Przygotowanie pakietu ML51 do uruchomienia

Pierwszą czynnością jaką należy wykonać jest sprawdzenie poprawności montażu wszystkich elementów pakietu. Następnie trzeba sprawdzić czy nie ma zwarcia między liniami zasilania. Kolejną czynnością jest wykonanie połączeń krosowych opisanych w p. 3.2. W pierwszej fazie uruchomienia zalecane jest przystosowanie pakietu ML51 do obsadzenia układami pamięci RAM 6264. Należy również przepalić adres I/O układu pomiaru baterii podtrzymującej zgodnie z opisem w p. 3.4. Do pojemnika na płycie czołowej należy włożyć 2 baterie R6

2.3. Uruchamianie pakietu ML51

Pierwszą czynnością wykonywaną po zainstalowaniu pakietu ML51 w kasecie jest regulacja układu pomiaru baterii podtrzymującej. Mierząc napięcie na wyprowadzeniu 2 komparatora IC1 należy tak regulować rezystencję potencjometru VR1 by na woltomierzu uzyskać wskazanie 2,2V. O prawidłowym, wymaganym napięciu baterii podtrzymującej zaświadczy zapalenie się diody D1 - BAT na płycie czołowej pakietu. Następną czynnością jest sprawdzenie wszystkich linii danych i sterowania. W tym celu należy uruchomić repetycyjny test zapisu i odczytu słowa pamięci. Przy pomocy oscyloskopu należy obejrzeć poziomy linii danych, adresów, rozkazów, sygnałów wyboru. Uruchamiając test dla różnych adresów pamięci należy sprawdzić działanie dekodera adresów i prawidłowość wyboru poszczególnych par układów pamięci.

Dla pełnego sprawdzenia pamięci należy uruchomić test sprawdzający zapis i odczyt ze wszystkich komórek pamięci. Po wyjęciu z pakietu ML51 układów 6264 należy przystosować dekodery adresów do pracy z układami 27128, a następnie 62256 wg.p. 3.2. Przy pomocy oscyloskopu trzeba sprawdzić poprawność dekodowania podstawek pamięci dla obu typów układów pamięci. Kolejną czynnością przy uruchamianiu pakietu ML51 jest sprawdzenie poprawności działania układu

odczytu stanu baterii podtrzymującej. W tym celu należy uruchomić repetycyjny odczyt adresu z obszaru I/O jaki został przepalony w układach IC36, IC37. Przy pomocy oscyloskopu należy sprawdzić jaki jest stan wyjścia układu komparatora (nóżka 7 układu IC1), a jaki wydawany jest na linię D0 w czasie trwania sygnału IOR.

3. Instrukcja instalacji, obsługi i eksploatacji

3.1. Regulacja układu pomiaru napięcia baterii

Po zainstalowaniu pakietu ML51 w kasecie wraz z innymi pakietami systemu należy przeprowadzić regulację poziomu napięcia odniesienia dla komparatora IC1. W tym celu należy sprawdzić, czy na wejściu 2 układu LM311 jest napięcie 2,2V,

W przypadku różnicy większej od $\pm 0,05V$ od wymaganej wartości należy przeprowadzić regulację posługując się potencjometrem VR1.

3.2. Wybór typu układów pamięci

Wyboru dokonuje się przez odpowiednie połączenia w krosach. Połączenia dla układów RAM opisane są w tabeli 3, a dla układów EPROM w tabeli 4. Należy pamiętać, że w każdej grupie układy pamięci montujemy parami.

Tabela 3. Połączenia krosów K1, K2 dla pamięci RAM

Typ pamięci	Opis połączeń
6264	1/ 6 zwarte z 7, zasilanie BAT
	2/ 5 zwarte z 8, zasilanie +5V
	3 zwarte z 10, rozkaz /WR.P
	1 zwarte z 12, CS2

62256	1/ 6 zwarte z 7, zasilanie BAT
	2/ 5 zwarte z 8, zasilanie +5V
	3 zwarte z 10, rozkaz /WR.P
	1 zwarte z 2, A14
	4 zwarte z 9, A15

- 1/ połączenie wykonywane gdy pamięć RAM wymaga podtrzymania
- 2/ połączenie wykonywane gdy pamięć RAM nie wymaga podtrzymania

Tabela 4. Połączenia krosów K1, K2 dla pamięci EPROM

Typ pamięci	Opis połączeń
2764	7 zwarte z 8, zasil. +5V, Vcc 10 zwarte z 11, Vcc 4 zwarte z 5, Vcc
27128	7 zwarte z 8, zasil. +5V, Vcc 10 zwarte z 11, Vcc 4 zwarte z 5, Vcc 1 zwarte z 2, A14
27256	7 zwarte z 8, zasil. +5V, Vcc 4 zwarte z 5, Vcc 1 zwarte z 2, A14 9 zwarte z 10, A15

Tabela 5. Połączenia krosów K4, K6 dla wyboru typu pamięci.

Układ scalony	Opis połączeń
6264, 2764	1 zwarte z 8 4 zwarte z 5, A14
27128	2 zwarte z 7
62256, 27256	3 zwarte z 6, A17

3.3. Wyłączanie układów pamięci

Opis sposobu wyłączania pamięci przy pomocy przełączników K3 i K5 jest zawarty w tabelach 6 i 7.

Tabela 6. Przełącznik K3

Styki	Pojemność
1 i 5	otwarte odłączenie układów IC5, IC13
2 i 6	otwarte odłączenie układów IC4, IC12
3 i 7	otwarte odłączenie układów IC3, IC11
4 i 8	otwarte odłączenie układów IC2, IC10

Tabela 7. Przełącznik K5

Styki	Pojemność
1 i 5	otwarte odłączenie układów IC9, IC17
2 i 6	otwarte odłączenie układów IC8, IC16
3 i 7	otwarte odłączenie układów IC7, IC15
4 i 8	otwarte odłączenie układów IC6, IC14

Uwaga: Należy pamiętać by przy odłączaniu pary pamięci rozwierać oba styki krosów K3 i K5.

3.4. Programowanie zawartości dekodera I/O

Programowanie zawartości układów IC36 i IC37 dekodera adresów I/O przebiega następująco:

- przy wyznaczeniu adresów pakietów w konkretnym systemie należy przydzielić 16 bitowy adres I/O dla układu pomiaru napięcia baterii, np. EA62H,
- adres dzielimy na część starszą EAH i młodszą 62H,
- ponieważ do układów IC36 i IC37 sygnały adresowe doprowadzone są w pozycji, więc dla układu IC36 w komórce o adresie EAH przepalamy wartość 01H, dla układu IC37 w komórce o adresie 62H przepalamy również zawartość 01H.


W pozostałych komórkach zawartość powinna wynosić 00H dla obu układów. Realizowana na wyjściu dekodera suma przewodowa ma wartość "1" tylko dla rozkazu I/O o adresie EA62H.

3.5. Przygotowanie do eksploatacji


- wybrać typ i obsadzić w podstawkach układy pamięci,
- wykonać połączenia krosowe wg p.3.2,
- włożyć baterie R6 do pojemnika,
- wykonać regulację układu pomiaru baterii podtrzymującej wg p.3.1
- przepalić adres układu odczytu stanu baterii podtrzymującej wg p. 3.4
- zainstalować pakiet w kasecie.

3.6. Obsługa w czasie pracy

Pakiet ML51 nie wymaga żadnej obsługi w czasie normalnej pracy. Ze względu na niską jakość baterii R6 zalecane jest sprawdzanie co 7 dni, czy nie nastąpił wyciek elektrolitu.




Rys.1. Interfejs magistrali kasety
 Dekoder adresów I grupy




Rys. 2. Dekoder adresów II grupy





ML 51





Rys. 3. Bufor danych
I grupa pamięci





Rys. 4. Bufor danych
 II grupa pamięci
 ML 51




ZL1




VCC



ZL2




VCC




GND

Rys.5. Układ pomiarowy baterii podtrzymującej ML 51



Rys. 6. Rysunek rozmieszczenia elementów pakietu ML51



Rys.6455/7 Rysunek gabarytowy pakietu pamięci ML51.